AHB总线传输(时序)
信号名 含义 源 I O 描述HCLK 总线时钟 clock source 各module 总线时钟,上升沿采样HRESETn 复位 reset controller 各module 总线复位,低电平有效HADDR[31:0] 地址总线 Master decoder;mux to slave;arbiter 32位系统地址总线HTRANS[1:0] 传送类型 Master mux to slave 当前传输类型NONSEQ, SEQ, IDLE, BUSYHWRITE 传送方向 Master mu
转载
2020-12-11 09:28:15 ·
7201 阅读 ·
0 评论