组成11整理小题要记忆的，原反补移码

计算机软件分类

原码表示
正值开头0，负1
负=2的n次-x

补码
正的为原码
负的开头1，后面原码取反+1
2的n+1次+x

移码表示
阶码是10的多少次方的多少
阶码 k位的整数
移码是2的k次+原数
且正为1,……负为0,…
逗号表示左边一位是符号位
有讲过，所以看图提到的对对阶操作比较方便的原因

校验码
奇校验码
X=(x0x1x2…xn-1)n位字
X中包含奇数个1奇校验位(非)=1，其实就是0
偶校验码
偶数个1偶校验位=0

浮点数IEEE754 32位讲了
浮点数表示方法
任意十进制数N=10的E次.M
二进制N=2的e次.M
M浮点数尾数(纯小数)
e比例因子的指数是整数

十进制数串表示方法：这个具体了解下，现在已经不局限于考试范围了，加到考研里面了
字符串形式
压缩的十进制数串形式

定点数表示范围
n+1位字表示定点数x
0<=|x|<=1-2的-n次

溢出检测(双符号位)
如果两负数补码相加为正数就是错了
变型补码
x=+1100
x补=001100
相加双符号位01正溢出，即结果大于+2的n次
10负溢出，小于-2的n次

MOS晶体管和电容器组成的单管DRAM记忆电路

计算机中存储数据的最小单位：位 bit (比特)(Binary Digits)，存放一位二进制数，即 0 或 1，最小的存储单位。
存储容量的基本单位是：bit、B、KB、M计算机存储数据的最小单元B、GB、TB、PB、EB、ZB、YB、BB、NB、DB。

指令系统要求
完备性/有效性/规整性/兼容性

双端口存储器
提高CPU和主存之间的数据交换速率
具有相互独立的读写控制电路
进行并行的独立操作(空间并行)
有冲突的读写控制P87
有时间busy看一下

每一个基本操作为一条指令
解算某一问题的一串指令序列为计算程序

外设:输入输出设备
外围设备：外设+内存
外围设备分类：
输入设备/输出设备/外存设备/数据通信设备/过程控制设备

程序局部性
在某一段时间内频繁访问某一局部的存储器地址空间，而对此范围以外的地址空间则很少访问的现象称为程序的局部性原理
时间局部性
空间局部性

外设的编址方式看一下具体
独立编址和统一编址。
1独立编址(专用的I/O端口编址)----存储器和I/O端口在两个独立的地址空间中
　　(1)优点：I/O端口的地址码较短，译码电路简单，存储器同I/O端口的操作指令不同，程序比较清晰；存储器和I/O端口的控制结构相互独立，可以分别设计
　　(2)缺点：需要有专用的I/O指令，程序设计的灵活性较差
　　2.统一编址(存储器映像编址)----存储器和I/O端口共用统一的地址空间，当一个地址空间分配给I/O端口以后，存储器就不能再占有这一部分的地址空间
　　(1)优点：不需要专用的I/O指令，任何对存储器数据进行操作的指令都可用于I/O端口的数据操作，程序设计比较灵活；由于I/O端口的地址空间是内存空间的一部分，这样，I/O端口的地址空间可大可小，从而使外设的数量几乎不受限制
　　(2)缺点：I/O端口占用了内存空间的一部分，影响了系统的内存容量；访问I/O端口也要同访问内存一样，由于内存地址较长，导致执行时间增加