![](https://img-blog.csdnimg.cn/20201014180756780.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
Pan_JH
这个作者很懒,什么都没留下…
展开
-
Quatrus中使用SignalTap
新建SignalTap在Quartus里点击Tools,下拉框中选择SignalTap II Logic Analyzer点开后的界面如下:1.选择硬件:再选择.sof文件:选择工程下的.sof文件:2.选择时钟:3.选择时钟的Filter类型:SignalTap II:pre-synthesis和SignalTap II:post-fitting都可以。默认选择SignalTap II:post-fitting。然后点击List。选择PIN_G21,即50M的CLK。原创 2021-03-16 15:03:10 · 1343 阅读 · 0 评论 -
Nios和Qsys互连
已有工程:Model(在此基础上进行)FPGA型号:Cyclone IV E - EP4CE40F23C8其结构:GPIO_PA、GPIO_PB、GPIO_PC、GPIO_PD:左边四排插座。点击Pin Planner查看管脚左上角的按钮:复位。复位键右边:USB BlasterFPGA电源:12V 屏幕电源:5V敲入代码:实现按下按钮时,对应的LED灯亮。开机后点击Programmer 选择Hardware里的USB Blaster 然后烧录startNios部分:点击T原创 2020-11-20 22:42:20 · 677 阅读 · 1 评论