FPGA
weixin_45210770
这个作者很懒,什么都没留下…
展开
-
2021-07-21
初级 15讲 RAM IP核 ISERAM和ROM的区别。ROM为只读。ram可以读写。RAM IP核的复位管脚没什么用,想要清空里面的数据需要在每个地址写0才行。工程中加入。xco.文件。{$random}生成COE文件,sublime中生成0~255,MEMORY_INITIALIZATION_RADIX=10;MEMORY_INITIALIZATION_VECTOR={:5d};右键repeat code with numbers,0~255,1,0load init file,coe原创 2021-07-21 19:28:27 · 302 阅读 · 0 评论 -
2021-07-20
modelsim仿真vivado的IP核vivado版本需要和modelsim版本绑定才可以正确的进行联合仿真,比如vivado2017.4就需要配合modelsim10.6b的版本,否则在编译过程会报错。其实有一种更简单的办法,就是将IP生成后的与仿真相关的文件加入的modelsim工具中直接进行编译仿真就好,节省时间还不受版本限制。以下以一个简单的RAMIP仿真例子进行说明:例化一个RAM IP,点击IP source,这时可以看到simlation目录下有2个仿真用的文件其中blk_mem_ge原创 2021-07-20 13:57:22 · 420 阅读 · 0 评论 -
FPGA笔记(持续更新~)
FPGA小白入门,记录笔记用,持续更新中1.#的作用1)普通延迟 #502)门延迟 and #(3,4,5) b1 (out,in,control); //上升延迟为3,下降延迟为4,关断延迟为53)给底层函数的参数赋新值 module modulename #(parameter val = 某个数字)(参数1,参数2…);…endmodule2.IBUFDS的作用IBUFDS、IBUFGDS和OBUFDS都是差分信号缓冲器,用于不同电平接口之间的缓冲和转换。1)IBUF原创 2020-07-01 20:02:13 · 319 阅读 · 0 评论