2021-07-20

modelsim仿真vivado的IP核

vivado版本需要和modelsim版本绑定才可以正确的进行联合仿真，比如vivado2017.4就需要配合modelsim10.6b的版本，否则在编译过程会报错。其实有一种更简单的办法，就是将IP生成后的与仿真相关的文件加入的modelsim工具中直接进行编译仿真就好，节省时间还不受版本限制。以下以一个简单的RAMIP仿真例子进行说明：

例化一个RAM IP，点击IP source，这时可以看到simlation目录下有2个仿真用的文件其中blk_mem_gen_v8_4.v其实就是要编译的库文件，dpdram8w256d.v就是例化的IP，里面设置可一些RAM的参数。

2）双击这两个文件，就可以看到这两个文件所在的目录。

3）将这两个文件和RTL以及其他的TB文件添加到单独modelsim工程中，通过脚本建立工程，或者UI界面都可以。

4）接下来就是常规的编译及仿真操作了，在modelsim中该怎么干活就怎么干活。

新建一个工程，并添加所有的.v文件（三个.v文件）；然后点Add to project–Simulation Configuration设置：

（1）添加Library。由于我们要仿真Xilinx的IP core，所以我们需要添加编译好的Xilinx仿真库：xilinx_corelib（用于仿真Xilinx IP core），xilinx_unisims（用于进行功能仿真），xilinx_simprims（用于进行布线后仿真）。

（2）修改Design选项，选择仿真文件，这里需要注意：要不仅要选择testbench文件，还要选择glbl文件（在modelsim中编译其他.v文件时自动生成的）。否则在仿真时会提示出错。另外，还要去掉左下角的Enable optimization选项，如果不去掉，在仿真时，有些信号会被优化掉。

（3）如果需要进行后仿真，需要添加SDF文件。如果只是进行功能仿真就不需要添加SDF文件了。设置完成后，点击Save。可以看到Project中添加了一个Simulation configure文件，即为simulation 1,双击它即可仿真，但是还没出来波形，点击run all快捷图标即可。