Verilog HDL 语言
Verilog是一种用于描述,设计电子系统的硬件描述语言。主要用在集成电路的设计。以文本形式来描述数字系统硬件的结构和行为的语言
HDL :Hardware Description Language 硬件描述语言。
HD攻城狮一枚
好记性不如烂笔头,写下记得反复温习
展开
空空如也