FPGA编程规范 每个工程师的代码风格各不一样，当工程较大，面临需要多个工程师共同完成，或者面临当工程师离职后代码交接等问题。若代码规范未统一，阅读代码将是非常吃力的。下文是作者从各大论坛、网站、书籍收集整理的Verilog编程规范。1．端口定义按照功能块划分，每个功能块中按照输入、输出、双向的顺序，各个功能块之间要有空行或注释为间隔；2．每行声明一个端口并有注释，注释在同一行；3．用下述顺序声明端口，不同类型的端口声明使用一个空行间隔；
Modelsim与Vivado联合仿真报错误：“Failed to open data file “....dat“ in read mode” Modelsim与Vivado联合仿真报错误：“Failed to open data file "....dat" in read mode”
sdk烧写flash报error:given target do not exis处理方式 问题如图所示1.关闭hw_server服务。打开任务管理器，在进程中找到hw_server并结束进程；2.重新启动hw_server服务。插拔jtag，打开vivado重新Open target并Auto Connect。3.然后就可以使用sdk烧写程序了。
关注
另外，各位有没有用过fpga加窗，可以交流交流
