Xilinx FPGA在线升级——汇总

已于 2024-08-15 10:26:51 修改
阅读量357 收藏
点赞数 4
文章标签： fpga开发
于 2024-08-15 10:26:08 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45372778/article/details/141213518
版权

绪论

Xilinx FPGA自带一个多重镜像（multiboot）功能，该功能可以使用户在不通过烧录器的情况下改变FPGA的功能。
在我们进行产品开发迭代时，就需要时不时的更新FPGA的代码，如果仅通过烧录器的方式进行更新，这会导致动不动就要拆卸机器，插拔下载器，显得十分不辨。
FPGA的代码实际上都是存储到外挂的flash中，在线升级功能本质上就是更改flash的内容。但由于flash需要进行擦除后重写，这个过程无法避免意外断电或者通信受到干扰导致写入异常数据，若出现这种情况，FPGA将无法正常工作，只能通过烧录器的形式进行代码的更新。
flash的读写结合xilinx的multiboot和fallback功能可实现一个升级较好的解决方案。

后续我编写下面几个文章阐述在线升级功能。

  • 升级思路
  • s25fl -l系列flash介绍
  • flash时钟的产生（STARTUPE2原语）
  • 看门狗计数值的计算
  • 回退思路
  • bin文件解读
  • 仿真
  • 调试
郭郭的柳柳在学FPGA
关注
  • 4
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
Xilinx FPGA平台DDR3设计保姆式教程（4）DDR3读写测试
数字IC/FPGA杂货铺，找一找，或许有你想要的~
11-13 1万+
实验任务： 将输入数据(data_in)存入ddr，然后读出，验证输入输出数据是否相等。 目录 一、前言 二、系统方案 2.1方案设计 2.1.1输入接口时序图 2.2状态机设计 2.2.1独热码 2.2.2状态机流程图 2.2.3三段式状态机 2.3app接口设计 三、仿真结果 一、前言 接上一篇（3）MIG的使用教程 MIG配置如下： 系统时钟sys_clk = 200Mhz 系统复位sys_rst 低有效 模式：4：1 位宽： 16bit 注：由于选择的DDR3.
Xilinx FPGA平台DDR3设计保姆式教程（汇总篇）——看这一篇就够了
热门推荐
数字IC/FPGA杂货铺，找一找，或许有你想要的~
11-07 3万+
鉴于笔者最初接触DDR3时，被MIG那一堆信号搞得一脸懵逼，网上各种查资料的艰难回忆，决定借鉴大佬们的经验结合笔者自己的理解，整理一篇DDR3设计指南，通俗易懂，2小时速成！
xilinx fpga相关视频教程汇总
chenniangu7653的博客
07-22 2961
在 Vivado 中使用 Synopsys VCS 运行仿真 了解如何在 Vivado 中使用 Synopsys VCS simulator 运行仿真。我们将演示如何编译仿真库、为 IP 或整个项目生成仿真脚本，然后运行仿真。http://xilinx.eetop.cn/viewnews-...
FPGA开发全攻略（下册）
05-22
### FPGA开发全攻略（下册）——关键技术知识点总结 #### 一、FPGA技术背景及发展趋势 FPGA（Field Programmable Gate Array），即现场可编程门阵列，是一种半定制电路中最常用的可编程逻辑器件。它集合了CPLD...
【SOC】DMA时钟使用限制
Maaaa的博客
08-15 255
这3个信号中只有write_enable同步到了dma_core_clk的时钟域，write_byte_en和write_data仍然使用的是config配置时钟。分析它为什么这么设计的原因：可能是默认dma_core_clk在异步使用的时候，默认dma_core_clk会快于config时钟，在这种情况下，write_byte_en和write_data使用config时钟也能被正常采样到，不会出错。先给出结论：在使用异步的时候DMA的配置时钟不要快于dma_core_clk。
IBERT 眼图机制
ToFPGA的博客
08-14 1305
左图是我们常用示波器看到的眼图效果，右图是使用 IBERT 的眼图。IBERT 眼图会比示波器眼图更小，是由于受到非常低概率抖动和噪声的影响，眼图有些许闭合。UI 换算与 GT 的速率有关，以12.5 Gb/s 为例，1 UI = 1000/12.5 ps = 80 ps。但是选择精度更高意味着采样点数更多，例如 1e-5 精度每个 offset 需要采集 1e5 样本，这里的 offset 由设置中的 increment 决定。，当眼图中的蓝色区域大于图中临界值，说明信号完整性是满足要求的。
DDR2 SDRAM 与 DDR SDRAM 区别
ToFPGA的博客
08-14 1000
本文通过对比两款镁光 DDR2 SDRAM 和 DDR SDRAM 芯片（型号分别为：MT47H128M16RT、MT46V32M16）手册来对比 DDR2 SDRAM 与 DDR SDRAM 的区别。
竞争与冒险/亚稳态/跨时钟域
weixin_45284871的博客
08-15 963
寄存器的输入信号不满足寄存器的建立时间和保持时间，导致寄存器的输出信号在一定时间内不能达到稳定的0或者1的现象。建立时间 Tsu：触发器在时钟上升沿到来之前，其数据输入端的数据必须保持不变的时间。保持时间 Th：触发器在时钟上升沿到来之后，其数据输入端的数据必须保持不变的时间。一般来说产生亚稳态的输入信号一般是异步输入（异步复位信号），或者是其他时钟域的信号跨到本地时钟域作本地时钟域寄存器的输入。
VB机动车租赁管理系统设计(源代码+系统+开题报告+答辩PPT).zip
08-18
计算机毕业设计资源包含（项目部署视频+源码+LW+开题报告等等），所有项目经过助教老师跑通，有问题可以私信博主解决，可以免费帮部署。
计算机毕业设计jsp篮球NBA周边商城vue论文
08-18
计算机毕业设计jsp篮球NBA周边商城vue论文
分享几款开源的后台框架
08-18
X-admin v2.0
计算机毕业设计jsp古玩玉器交易系统vue论文
08-18
计算机毕业设计jsp古玩玉器交易系统vue论文
数据库技术：Redis.zip
08-18
后端技术系列教程，包括： API开发全套教程 后端安全全套教程 后端微服务架构全套教程 后端性能优化全套教程 后端框架全套教程 后端缓存技术全套教程 后端编程语言全套教程 数据库技术全套教程
DzzOffice kkFileView插件 V1.20.1
最新发布
08-18
基于DzzOffice开发。一个基于Spring Boot的文件文档在线预览解决方案应用，支持多种文件格式和预览模式，易于部署和使用。基本支持主流办公文档的在线预览，如doc,docx,xls,xlsx,ppt,pptx,pdf,txt,zip,rar,图片,视频,音频等等。 更多详细说明请访问 DzzOffice 小胡团队 查看。 DzzOffice 小胡版安装和升级插件说明（详细教程请在DzzOffice 笔记中查看）： 下载并解压插件后，请将解压后的插件文件夹以"kkFileView"命名的方式放置在网站的"dzz"目录下（若该目录下已存在同名文件夹，请先删除原文件夹后再放置新文件夹）。 升级的用户在系统工具中清理缓存即可; 对于首次安装的用户，请在应用市场右下角选择“导入”功能，然后选择要导入的文件，即文件夹下的“dzz_app_kkFileView.xml”。选择文件后点击“提交”按钮完成安装。 请严格按照上述步骤操作，以确保插件能够正确安装和升级。如在操作过程中遇到任何问题，请访问团队主页或查阅DzzOffice 笔记以获取更多帮助。
基于python实现无人机的光伏面板故障检测+源码+项目文档（毕业设计&课程设计&项目开发）
08-18
基于python实现无人机的光伏面板故障检测+源码+项目文档，适合毕业设计、课程设计、项目开发。项目源码已经过严格测试，可以放心参考并在此基础上延申使用，详情见md文档~ 基于python实现无人机的光伏面板故障检测+源码+项目文档，适合毕业设计、课程设计、项目开发。项目源码已经过严格测试，可以放心参考并在此基础上延申使用，详情见md文档~ 基于python实现无人机的光伏面板故障检测+源码+项目文档，适合毕业设计、课程设计、项目开发。项目源码已经过严格测试，可以放心参考并在此基础上延申使用，详情见md文档~ 基于python实现无人机的光伏面板故障检测+源码+项目文档，适合毕业设计、课程设计、项目开发。项目源码已经过严格测试，可以放心参考并在此基础上延申使用，详情见md文档~ 基于python实现无人机的光伏面板故障检测+源码+项目文档，适合毕业设计、课程设计、项目开发。项目源码已经过严格测试，可以放心参考并在此基础上延申使用，详情见md文档~
Xilinx FPGA在线升级
08-25
Xilinx FPGA在线升级可以通过借用微处理器（MIC）配置FPGA的思路进行远程更新。一种方法是将远程传输过来的程序（例如bin文件）写入MIC上挂的flash中，然后MIC再将flash中的程序写入FPGA。每次MIC上电后都会先从FLASH中读取程序，然后传输到FPGA进行烧写，这样实现了掉电不丢失的远程更新功能。这种方法使用了UART接收上位机发送的在线设计程序，并通过软核解析UART协议。烧写程序会被写入DDR中，并利用AXI-LITE用户通信接口，给PL端发送在线更新指令，PL实现将DDR中的在线升级程序搬移到Flash中。此外，还可以采用multiboot方式进行在线升级，即使用Flash多重启动加载方式。当远程加载失败时，Flash会启动备用程序，将另一块地址的备用程序作为加载FPGA的程序，以防止因远程固化失败导致FPGA无法启动的情况发生。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* [xilinx FPGA的远程更新（动态加载）详解（Using a Microprocessor to Configure 7 Series FPGAs）](https://blog.csdn.net/u014586651/article/details/122168317)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"] - *2* *3* [整理——xilinx FPGA 在线升级](https://blog.csdn.net/Pual_Georg/article/details/131588762)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

郭郭的柳柳在学FPGA

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值