Systemverilog
百无忧
芯片事业的搬砖劳工
展开
-
systemverilog覆盖收集函数get_coverage的用法实例
//data declaratinsclass dec_t;//constants//localparam byte??//specparm int??//const logic//lifetime//aliasint st_i;//automatic int auto_i;rand bit [4:0] a;rand bit [3:0] b;rand bit c;function new();endfunctionfunction dec_t_f(int a,ref int原创 2021-08-26 06:54:10 · 1502 阅读 · 0 评论 -
systemverilog程序和接口管理---几个必须搞懂的重要概念
过程语句和子程序:1、标识符的使用;2、void 函数;3、函数或者任务参数:方向,ref/const、缺失值、数组传参;4、retrun,continue,break;5、精度和时间;interface定义:1、接口定义,简化调用,方便重用;2、modport:分组,定义方向;好出-符合实际应用需求;3、时钟块:dut和测试平台的信号同步;基础上sv引入的时间快调度区域;4、时钟产生器;sv引入的时间块:active:仿真模块中的设计代码;observed:执行systemver原创 2021-08-16 07:47:10 · 287 阅读 · 0 评论 -
【SV】Systemverilog功能覆盖率
sv的功能覆盖率在验证中还是比较重要的,可以通过建模和验证覆盖来体现功能覆盖的完备性。与代码覆盖率关注点差别比较大,相互之间是强烈的补充关系。原创 2019-11-24 21:27:59 · 3383 阅读 · 0 评论 -
【SV】systemverilog 类的使用,需弄懂的“两个问题”
类是systemverilog中最基础的概念之一。其中的概念基本上跟C++等软件语言中差不多,有软件基础的同学,对这个学习起来就比较快。本文就弄懂两个问题,如何定义类,如何使用类。原创 2019-11-10 22:57:10 · 5334 阅读 · 0 评论 -
【SV】通过“三个问题”了解systemverilog的进程并发与进程通信
线程是sv验证平台各组件的基本重要组成部分,每个组件的主要动作基本上是在各线程中实现的。原创 2019-11-05 23:17:24 · 2199 阅读 · 0 评论 -
【SV】通过“四个问题”了解systemverilog数据类型
数据类型是sv的基础,灵活的使用各种数据类型是搭建sv验证平台的基础中的基础。本文章提出四个问题,以问题解答的方式,全面的熟悉sv数据类型。原创 2019-11-03 22:54:08 · 826 阅读 · 1 评论 -
【SV】2019-10-27~2019-11-27
一个月时间跟兄弟们把sv绿皮书学习透,大家一起提升编程能力。原创 2019-10-27 21:41:28 · 227 阅读 · 0 评论