- 博客(12)
- 资源 (3)
- 收藏
- 关注
RSS订阅
原创 Ubuntu18.04系统备份与恢复软件推荐——Systemback
Linux系统备份与恢复软件推荐——systemback推荐理由systemback简介systemback的安装systemback的使用软硬件平台SDK 工程1.从vivado导出硬件到SDK①在vivado下生成bit流文件②导出硬件③启动SDK2.新建一个SDK工程3.放入ZmodADC1410_Demo_Baremetal源码4.验证测试参考相关操作系统：Ubuntu18.04.5推荐理由由于在平时ubuntu系统（物理机）使用过程中，在搭建一些自己需要的环境的时候，总是会由或多或少的问题出
2020-11-03 09:06:16
11311
11
原创 问题解决 | 黑金AX7020使用Petalinux定制Linux系统遇到的坑
Vivado中添加自定义IP核显示为灰色且在IP Catalog中无法找到该IP解决方法问题描述问题原因以及解决方法参考相关问题描述首先笔者新建了一个vivado工程，在编辑完自己所需要的功能模块后，在Tools选项中包装成了新的IP，然后在另外一个工程中添加该IP，但是添加完该IP后无法在 IP Catalog中搜索到该IP。在另外一个工程的 IP库 中添加之前打包好的IP。可以注意到这里该IP是灰色的。如下图，在IP Catalog中可以看见有文件夹，但是没有IP。问题原因以及解决方
2021-09-22 20:16:46
767
2
原创 Verilog小心得 | 对阻塞赋值与非阻塞赋值的理解
一.概念阻塞赋值 =在always过程块中，当存在多条阻塞赋值语句时，在前面的赋值语句没有完成之前，后面的语句就不能被执行，阻塞赋值语句顺序执行，就像被阻塞了一样，因此被称为阻塞赋值。非阻塞赋值 <=在always过程块中，当存在多条阻塞赋值语句时，多条非阻塞赋值语句同时完成赋值操作，没有丝毫阻塞，因此被称为非阻塞赋值。二.区别1.使用上的区别非阻塞赋值一般用于时序逻辑，阻塞赋值一般用于组合逻辑。2.在vivado中综合后的区别（1）在vivado中编写阻塞与非阻塞赋值的代码。（2
2021-07-17 17:40:20
864
原创 学习笔记 | 数据采集系统基本结构及参数
数据采集系统基本结构及参数引言数据采集系统结构框图1.通讯接口2.输入类型1）接口类型2）输入信号3）其他3.模拟电路1）输入阻抗2）单端与差分3）抗混叠滤波4）高通滤波4.数字电路1）量程2）ADC位数3）最大采样率4）动态范围5.电源参考文档引言最近意识到关于数据采集相关的参数还没有一个比较明确的意识，所以对其进行学习，记下了一部分笔记，以供日后参考。数据采集系统结构框图首先我们来看一下一个典型的数据采集系统的结构框图，如下图所示：有了数据采集系统的结构框图，我们就来看一下在数据采集系统中一
2021-03-08 17:05:09
5160
原创 问题解决 | SDK中warning: ISO C++ forbids converting a string constant to ‘char*’ 解决方法
问题描述：在SDK中创建c++项目后，导入了一个lwip udp传输的程序，该程序使用c语言编写，编译过后出现如下警告：Description Resource Path Location TypeISO C++ forbids converting a string constant to ‘char*’ [-Wwrite-strings] main.cpp /ADC/src line 252 C/C++ Problem如图所示：问题解决：之前是因为在print_ip中定义 char*
2020-12-18 14:28:29
4109
原创 数电学习笔记
数电学习笔记背景笔记正文背景在刚开学那段时间把清华大学阎石老师的《数字电子技术基础》第五版又看了一遍，写了点笔记，刚好实验室的打印机有扫描功能，于是把笔记分享一下。笔记正文...
2020-12-15 19:14:33
6675
1
原创 c/c++学习笔记 | memset的用法
ADC相关概念记录背景软硬件平台添加Eclypse-Z7的board file参考相关背景最近刚开始使用 Digilent 的 Eclypse-Z7 开发板，为了更加方便的使用与配置开发板，Digilent为我们准备好了Eclypse-Z7的boards file，导入到vivado后我们新建工程可以通过选择Eclypse-Z7板子来新建基础工程.boards file包含Vivado IP Integrator用于支持Digilent系统板的文件。它们包括板卡接口，可连接到这些接口的IP的预设配置以
2020-12-13 14:03:23
225
2
原创 问题解决 | Vivado中添加自定义IP核显示为灰色且在IP Catalog中无法找到该IP解决方法
学习笔记 | Xilinx AXI DMA IP核DMA简介AXI DMA IP简介AXI DMA参数与接口分析思路官方Zmod ADC demo简介软硬件平台SDK 工程1.从vivado导出硬件到SDK①在vivado下生成bit流文件②导出硬件③启动SDK2.新建一个SDK工程3.放入ZmodADC1410_Demo_Baremetal源码4.验证测试参考相关DMA简介DMA是一种内存访问技术，允许某些计算机内部的硬件子系统可以独立的直接读写内存，而不需要CPU介入处理，从而不需要CPU的大量中断
2020-12-02 14:28:56
12796
5
原创 Eclypse-Z7 + Zmod ADC 1410 基础环境搭建（SDK部分）
Eclypse-Z7 + Zmod ADC 1410 基础环境搭建（SDK部分）背景思路软硬件平台SDK 工程Eclypse-Z7 + Zmod ADC 基础工程构建①在vivado下生成bit流文件②导出硬件③启动SDK③通过脚本构建Eclypse-Z7+ZmodADC的vivado工程参考相关背景继 Eclypse-Z7 + Zmod ADC 1410 基础环境搭建（vivado部分）之后，我们来着手搭建Eclypse-Z7 + Zmod ADC 1410 基础环境的SDK部分。思路我们在Ecl
2020-10-26 21:05:46
1239
原创 Eclypse-Z7 + Zmod ADC 1410 基础环境搭建（vivado部分）
Eclypse-Z7 + Zmod ADC 1410 基础环境搭建（vivado部分）背景软硬件平台思路vivado 工程Eclypse-Z7 + Zmod ADC 基础工程构建①使用 git bash 软件下载所需要的文件③通过脚本构建Eclypse-Z7+ZmodADC的vivado工程参考相关背景忙完了一众杂事，终于可以开始Eclypse Z7板子的上手之旅，本文进行了Eclypse Z7 + Zmod ADC 1410基础环境的搭建，在看官方教程的时候感觉思维混乱，不知道从何下手，所以记录下搭建
2020-10-20 21:28:43
1722
16
原创 Digilent FPGA开发板的Boards file的添加——以Eclypse-Z7为例
Digilent FPGA开发板的Boards file的添加——以Eclypse-Z7为例背景软硬件平台添加Eclypse-Z7的board file参考相关背景最近刚开始使用 Digilent 的 Eclypse-Z7 开发板，为了更加方便的使用与配置开发板，Digilent为我们准备好了Eclypse-Z7的boards file，导入到vivado后我们新建工程可以通过选择Eclypse-Z7板子来新建基础工程.boards file包含Vivado IP Integrator用于支持Digi
2020-10-20 19:26:10
4051
10
原创 ZYNQ | AXI DMA数据环路测试
利用AXI DMA进行批量数据环路的测试背景软硬件平台原理概述工程搭建1.新建一个vivado工程2.创建block design①点击Create Block Design②点击上图中右侧的+，输入zynq，双击添加zynq核。③添加完后，双击zynq IP核，进行如下配置。④点击上图中右侧的+，输入zynq，双击添加zynq核。②点击上图中右侧的+，输入zynq，双击添加zynq核。②点击上图中右侧的+，输入zynq，双击添加zynq核。合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如
2020-10-14 21:53:35
3817
3
FPGA Visio波形工具箱.7z
2022-01-14
ZmodADC1410AxiAdapter中文版.docx
2020-10-22
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人