总结：自己初学verilog没有注意到的细节

最新推荐文章于 2022-03-30 11:20:08 发布
最新推荐文章于 2022-03-30 11:20:08 发布
阅读量247 收藏 1
点赞数 1
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45631092/article/details/103138354
版权

总结：自己初学verilog没有注意到的细节

1，4‘b0101和4’h5完全一样，这里‘4’h5’的4指的是二进制下的0101的位宽。

在这里插入图片描述

2，除了endmodule语句，begin——end语句和fork ——join语句外，每个语句和数据定义的最后必须有分号。
3，

在这里插入图片描述
注意：从高到底和从低到高均可

4，

在这里插入图片描述

5，

在这里插入图片描述
目前还不是很理解parameter的重新定义，以及~和！的区别，继续总结！

罗小为
关注
  • 1
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
verilog的位操作和逻辑操作
fireworkdirt的博客
08-27 563
verilog的位和逻辑计算符号
2.2 Verilog HDL数据类型及变量、常量
weixin_42454243的博客
05-09 1609
数据类型及变量、常量1 逻辑值和常量1.1 逻辑值1.2 数的表达2 线网型wire3 寄存器类型reg4 符号常量5 存储器型变量 Verilog HDL有两种常用的数据类型，线网（Net）类型及变量类型（REG）。 常量的值是不能够被改变的，变量的值是可以被改变的，例如寄存器型的变量reg。 从逻辑值和常量式开始，对于线网类型重点是常用的wire型变量，对于变量类型重点是reg型。 1 逻辑值和常量 1.1 逻辑值 1.2 数的表达 位宽表示的是二进制的位数 4’h5实际上就是4’b0101，只不过是
Verilog 基础知识(一) Verilog 基础语法与注意事项
热门推荐
jac_chao的博客
03-26 5万+
本文主要介绍了硬件描述语言：Verilog HDL的一些常用语法及注意事项。
Verilog学习总结
weixin_30379973的博客
10-05 243
1.多个always语句不能对同一变量赋值。 2.assign语句只能进行阻塞赋值,用来描述组合逻辑。 3.verilog描述方式：结构描述（门级描述和模块调用）、数据流描述（assign，wire型）、行为描述（initial、always，reg型）。 4.数据流描述根据信号（变量）之间的逻辑关系，采用连续赋值语句描述逻辑电路的方式，称为数据流描述。狭义理解：将传统意义上的“逻辑表达式”，...
verilog中，像2`B01 、 4`H0 、 16`H4012 之类的是什么意思啊
cat_lover的专栏
01-29 5万+
表示位宽。计算位宽时，都要转成二进制来计算，因为时序元件只能存储二值电平。 对于4'h0，由于是这里的0是十六进制的，它表示二进制的4'b0000，所以是四位的。 对于16'h4012，每个数字表示4位，一共4个数字，所以一共是4＊4＝16位。 我的理解是前面一个数字代表总共多少bit。然后b，h代表用二进制，十六进制来表示，后面是实际的用多少进制来表示的数据。
verilog实现sin计算
03-06
在数字电路设计中，Verilog 是一种常用的硬件描述语言（HDL），用于描述数字系统，包括集成电路、微...对于初学者，可以通过阅读`test_sin`代码，理解并学习其中的实现思路和技术细节，从而提升自己的Verilog设计能力。
Verilog HDL 程序设计教程所有源代码.rar
09-01
Verilog HDL是一种广泛使用的硬件描述语言，用于设计和验证数字系统。它是VHDL的竞争对手，被...在学习过程中，不仅要注意语法细节，还要理解代码背后的硬件实现原理，这样才能更好地运用Verilog进行有效的电路设计。
Verilog 跑马灯
06-06
通过深入分析提供的Verilog代码片段，我们不仅了解了跑马灯的实现细节，还深刻体会到了Verilog语言在数字电路设计领域的应用价值。对于初学者来说，这是一个极佳的学习资源，能够帮助他们掌握Verilog的基本语法和...
verilog实现的冒泡排序法
11-23
通过这样的方式，初学者可以学习到Verilog的基本语法，以及如何利用硬件描述语言实现经典算法。同时，这也是将软件编程思想转化为硬件实现的典型案例，有助于理解数字系统设计的基本原理。在学习过程中，可以通过...
verilog中的一些常用操作符
余茂99的博客
06-14 3万+
表1逻辑操作符 逻辑操作符 功能 A,B逻辑操作结果 C,D逻辑操作结果 C,E逻辑操作结果 ~ 逻辑取反 ~A = 1’b1 ~C = 4’b0011 ~E = 6’b101001 | 逻辑或 A|B = 1’b1 C|D = 4’b
Verilog基本知识汇总
好好学习，天天向上
03-30 1万+
Verilog HDL基本知识总结
Verilog的基础知识
浮若于心
06-20 3万+
Verilog的基本介绍: 硬件描述语言发展至今已有二十多年历史，当今业界的标准中（ IEEE标准）主要有VHDL和Verilog HDL 这两种硬件描述语言。 一个设计往往从系统级设计开始，把系统划分成几个大的基本的功能模块，每个功能模块再按一定的规则分成下一个层次的基本单元，如此一直划分下去。自顶向下的设计方法可用下面的树状结构表示： 主要功能 1, 基本逻辑门，例如and 、 or 和nand 等都内置在语言中。 2, 开关级基本结构模型，例如pmos 和nmos 等也被内置在语言中.
用verilog设计一个交通信号灯，要求有红，黄，绿，左转四盏灯
fgs的博客
10-25 2万+
设计一交通灯系统，要求有红，黄，绿，左转四盏灯，并且每个路口有需要一个倒数的计数器，绿灯维持的时间为40秒，黄灯为5秒，左转灯10秒，红灯60秒。要求在modelsim仿真波形中显示至少一个完整的交通灯变换周期，顺序是先绿灯，再黄灯，最后左转灯和红灯同时亮。
Verilog的一些坑（一）
钟子悦的博客
11-05 1185
上那个数字逻辑，verilog只教一节课，然后实验作业暴多，又没时间看verilog的书，只能慢慢总结一些坑…… 1.首先不能多个always操作一个变量，即使这几个always不能同时发生，还是不能这么写！ 既然多个always操作一个变量，干脆写在一个always里面吧 2.always @（xxx）是当xxx改变的时候触发！不是为真的时候触发！被这个坑一下午。
自己动手写CPU（基于FPGA与Verilog)
weixin_33939843的博客
04-03 6648
　　大三上学期开展了数字系统设计的课程，下学期便要求自己写一个单周期CPU和一个多周期CPU，既然要学，就记录一下学习的过程。 　　CPU——中央处理器，顾名思义，是计算机中最重要的一部分，功能就是周而复始地执行指令。其实开始做这部分之前，想到CPU就觉得很麻烦，毕竟时计算机内部最重要的东西，但其实刨开来细看，也就慢慢地接受了，当然我现在也不能说是了如指掌，说简单，毕竟自己还处于学习阶段，甚至可...
Verilog的6位,8位数码管译码
小怪物的博客
08-09 9317
module seg_7( input clk, input rst_n, input [23:0]data_in, output reg [2:0]sel, output reg [7:0]seg );
大学生挑战杯-喜树根器官培养和抗癌物质喜树碱生成的研究.rar
07-26
大学生挑战杯-喜树根器官培养和抗癌物质喜树碱生成的研究.rar
b278视频及游戏管理平台-springboot+vue.zip（可运行源码+sql文件+）
最新发布
07-26
视频及游戏管理平台是一个很好的项目，结合了后端（Spring Boot）和前端（Vue.js）技术，实现了前后端分离。 视频及游戏管理平台是一个很好的项目，结合了后端（Spring Boot）和前端（Vue.js）技术，实现了前后端分离。 视频及游戏管理平台是一个很好的项目，结合了后端（Spring Boot）和前端（Vue.js）技术，实现了前后端分离。 视频及游戏管理平台是一个很好的项目，结合了后端（Spring Boot）和前端（Vue.js）技术，实现了前后端分离。 视频及游戏管理平台是一个很好的项目，结合了后端（Spring Boot）和前端（Vue.js）技术，实现了前后端分离。 视频及游戏管理平台是一个很好的项目，结合了后端（Spring Boot）和前端（Vue.js）技术，实现了前后端分离。
Verilog HDL建模技巧探索：从初学到精通
"Verilog HDL那些事——建模篇V5.PDF 是一本针对FPGA初学者的宝贵学习资料，特别关注Verilog HDL的建模技术。这本书旨在解决学习者在理解和应用Verilog HDL建模时可能遇到的困难，强调建模技巧的重要性。" Verilog ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值