Verilog入门初步

Verilog是用于芯片设计中前端设计的基本语言。其语法简单易懂。
学习方式：
书籍：Verilog HDL数字集成电路设计原理与应用（蔡觉平老师）
（跟数字电路的书一起看，从组合电路的章节开始，数据选择器，数据比较器的简单Verilog编写，需要对应到实际的电路）
搭配蔡老师B站的视频一起使用，蔡老师人帅课还讲的好（虽然我没看完）
https://www.bilibili.com/video/BV12y4y1v7V3?from=search&seid=11561007031873594443

有了一定的基础和认知之后可以去看，B站的视频：小明教IC——一天学会Verilog，有助于帮你顺一遍Verilog的全部语法和注意点。
https://www.bilibili.com/video/BV1Dx411e7Af

知识点梳理：
数据类型
Verilog 最常用的 2 种数据类型就是线网（wire）与寄存器（reg），其余类型可以理解为这两种数据类型的扩展或辅助

运算符