![](https://img-blog.csdnimg.cn/20201014180756926.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
文章平均质量分 96
fasmall
这个作者很懒,什么都没留下…
展开
-
Vivado调用DDS IP核实现扫频信号
Vivado调用DDS IP核实现扫频信号原创 2022-11-11 16:16:18 · 3869 阅读 · 0 评论 -
Verilog入门笔记
Verilog入门笔记Verilog 概述 Verilog是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。Verilog 和 VHDL 区别 这两种语言都是用于数字电路系统设计的硬件描述语言,而且都已经是IEEE的标准。 VHDL 1987年成为标准,而 Verilog是 1995年才成为标准的。这是因 为 VHDL是美国军方组织开发的,而 Verilog是由一个公司的私有财产转化而来。为什么 Ve原创 2022-05-07 21:38:20 · 1647 阅读 · 0 评论