weixin_45801049的博客

原创 eda verilog 24h 制数字钟，显示时，分，秒，并可手动调整时和分（简单实用消抖）

基本要求：基于DE2-115开发板在Quartus13.1平台上用verilog设计一个24h制数字钟，要求能显示时，分，秒，并可手动调整时和分。 实验分析：利用两个60进制，一个24进制模块，用1Hz分频模块给秒模块自动计时，以秒模块进位信号为分模块时钟，以分模块进位信号为时模块时钟，用6个display数码管显示模块分别显示时，分，秒。 用与非门搭建一个二选一数据选择器，用一个拨动开关mode切换自动，手动状态（无消抖需加消抖模块，否则切换瞬间导致数码管跳变；虽然按键经消抖处理，但...