![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
文章平均质量分 75
风声holy
这个作者很懒,什么都没留下…
展开
-
「FPGA」基本时序电路元件——锁存器和触发器
FPGA是一种数字电路实现的方式,它是基于小型查找表(16X1)设计的,它的兄弟CPLD是基于高密度复杂组合逻辑设计的。FPGA的一个优点是触发器资源丰富,适合实现复杂的时序设计。本文将从门级电路的角度来介绍时序电路的基本结构,锁存器(Latch)和触发器(flip-flop)。实际上,还可以直接使用晶体管来构建锁存器和触发器,这样更节约。原创 2023-06-16 16:06:29 · 2013 阅读 · 1 评论 -
【数电】数电基础知识
数字电路设计的基础知识原创 2022-06-07 21:58:49 · 2107 阅读 · 0 评论 -
m序列生成方法及其fpga实现
1、 什么是PN码PN码的英文名字叫Pseudo-Noise Code,(pseudo:adj.伪;假的),直译过来就是伪噪声码,这里噪声主要是想表达随机的意思。其中最重要的一种PN序列叫m序列(全称叫最长线性反馈移位寄存器序列),说它重要主要是研究得早,理论成熟,用得多。其本质上就是一串周期性的随机数,周期是由移位寄存器的位数决定的,序列是由生成多项式(有的地方叫本原多项式、反馈系数)决定的。原创 2021-12-26 20:53:12 · 5798 阅读 · 1 评论 -
快慢钟问题——用一个快钟去捕捉慢钟的边缘的FPGA标准写法
问题背景这段代码于我而言首次出现在利用FPGA生成PN码的序列当中。生成PN码,通常需要一个系统钟和一个码钟,系统钟是快钟如50MHz,码钟是慢钟5MHz。此时我们的想法是,用快钟捕获慢钟的边缘来作为一个很短时间(半个快钟周期,即0.01μs)的脉冲信号使能。具体代码这段代码可以捕获上边缘,注意理解最后一行代码是如何滑动的。reg [1:0] tempa;always @(posedge sysclk) begin if(reset) begin temp<=2'd0原创 2021-11-07 17:06:20 · 290 阅读 · 0 评论