- 博客(4)
- 收藏
- 关注
RSS订阅原创 【SystemVerilog】过程赋值语句——阻塞赋值、非阻塞赋值辨析
文章目录1、几个概念1.1 更新对象1.2 与连续赋值的区别1.3 两类过程赋值语句2、阻塞赋值语句1、几个概念1.1 更新对象寄存器、整数、实数、时间变量1.2 与连续赋值的区别连续赋值语句总是处于活动状态，任意一个操作数的变化都会导致表达式的重新计算以及重新赋值；过程赋值语句只有执行到的时候才会起作用。1.3 两类过程赋值语句阻塞赋值、非阻塞赋值语句2、阻塞赋值语句赋值符：“=”举例：reg a,b,c;reg [2:0] reg_1,reg_2;initial begin
2023-04-14 16:11:11
404
1
原创 【UVM】 【source_code】 uvm_cmdline_processor
用于命令行（command line）中匹配的参数，便于后续处理。返回所有匹配上的参数数量，所有匹配上的被存放在values[$]中。
2023-04-08 10:28:49
263
1
原创 【UVM】field automation机制中的标志位 UVM_DEFAULT和UVM_ALL_ON的区别
field automation机制中的标志位 UVM_DEFAULT和UVM_ALL_ON的区别
2023-02-14 08:47:37
581
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人