【SystemVerilog】过程赋值语句——阻塞赋值、非阻塞赋值辨析

1、几个概念

1.1 更新对象

寄存器、整数、实数、时间变量

1.2 与连续赋值的区别

连续赋值语句总是处于活动状态,任意一个操作数的变化都会导致表达式的重新计算以及重新赋值;
过程赋值语句只有执行到的时候才会起作用。

1.3 两类过程赋值语句

阻塞赋值、非阻塞赋值语句
阻塞赋值计算赋值完成之后再执行下一句,串行执行;非阻塞赋值的赋值不会立刻生效,并行执行。

2、阻塞赋值语句

赋值符:“=”
举例:

reg a,b,c;
reg [2:0] reg_1,reg_2;

initial begin
	a=0;
	b=1;
	c=2;
	#10 reg_1 = a;
	#20 reg_2 = b;
end	
仿真时刻执行语句
0a=0;b=1;c=2;
10reg_1 = a;
30$1
  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 1
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值