weixin_45881793的博客

原创 CMOS 器件版图 DUMMY 图形

增加 dummy 方法类似， 用 Nwell 阻挡相自于 substrate 的 noise， Nwell 接高电位与 sub 反偏。ype guard ring 连接 VSS， 接着加 N type guard ring 连接 VDD。电阻下面增加 nwell 减轻 noise 对电阻的影响， nwell 连接高电位与 sub 反偏。降的影响， 在上面覆盖 metal 并连接高电位。与 LVS（电路匹配） 无关的图形， 以减小中间过程中的偏差， 我们通常称这些。其他方面， 还需要进一步的收集整理。

原创 设计静电保护所需要的理论基础（ESD保护理论基础）转载自集成电路版图设计公众号

二极管特性：正向导通反向截止，反偏电压继续增加会发生雪崩击穿而导通，我们称之为钳位二极管(Clamp)。这正是我们设计静电保护所需要的理论基础，我们就是利用这个反向截止特性让这个旁路在正常工作时处于断开状态，而外界有静电的时候这个旁路二极管发生雪崩击穿而形成旁路通路保护了内部电路或者栅极(是不是类似家里水槽有个溢水口，防止水龙头忘关了导致整个卫生间水灾)。那么问题来了，这个击穿了这个保护电路是不是就彻底死了？难道是一次性的？答案当然不是。PN结的击穿分两种，分别是电击穿和热击穿，电击穿指的是雪崩

原创 lvs报错missing port的原因

几个最可能的原因：1、layout里没打label2、layout里的label用成了drw属性的，一般的工艺应该用对应金属的pin属性的 这个和工艺有关，有的工艺是需要把label写成对应金属的cad层，有的是直接写成drw层就可以了 去查看lvs文件，确认应该用什么层次。每层金属的port label应该是不同的层次。↑↑↑↑↑↑↑（网上搜集的资料） 本人出错的修改： 在via或net上放的网络标签label的材料不能和该via或net的材料一样如 drw上的la...

原创 动态电路设计中信号完整性问题总结

动态电路的设计很有技巧且需非常仔细，因此只有当要求很高的性能或具备高水平的自动设计工具时，才考虑使用它。

原创 自己总结的asic设计流程

原创 建立时间 保持时间理解

setup time是针对Capture edge来说，待传输数据不能来太晚；hold time是针对Capture edge来说，新数据不能来太早，以确保待传输数据保持一段时间。总结为一句话：当前待传输的数据，相对于Capture edge来说，必须早来（setup time）晚走（hold time）。...

转载 【无标题】功率半导体网络资料

功率半导体器件主要有功率模组、功率集成电路（即Power IC，简写为PIC，又称为功率IC）和分立器件三大类；其中，功率模组是将多个分立功率半导体器件进行模块化封装；功率IC对应将分立功率半导体器件与驱动/控制/保护/接口/监测等外围电路集成；而分立功率半导体器件则是功率模块与功率IC的关键。这些功率器件在各自不同的领域发挥着各自重要的作用。按照导通、关断的受控情况可分为不可控、半控和全控型器件，按照载流子导电情况可分为双极型、单极型和复合型器件，按照控制信号情况，可以分为电流驱动型和电压驱动型器件，

原创 cmos介绍

CMOS：Complementary Metal OxideSemiconductor（互补金属氧化物半导体）的缩写。它是指制造大规模集成电路芯片用的一种技术或用这种技术制造出来的芯片，是电脑主板上的一块可读写的RAM芯片。因为可读写的特性，所以在电脑主板上用来保存BIOS设置完电脑硬件参数后的数据，这个芯片仅仅是用来存放数据的。 当NMOS管和PMOS管成对出现在电路中，且二者在工作中互补，称为CMOS管。其电路结构如下：CMOS在三个应用领域，呈现出迥然不同的外观特征： 一是...