![](https://img-blog.csdnimg.cn/20201014180756757.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
NETFPGA
韩仙男
https://space.bilibili.com/12342353
展开
-
Vivado 2018.3 MIG 7 series IP核 导致的闪退问题解决方法
Vivado 2018.3 MIG 7 series IP核 导致的闪退问题解决方法问题解决方法问题win10/centos 7 环境中,vivado 2018.3 版本下,单纯使用 MIG 7 series IP核,可以正常综合、仿真。若先在Block Design中添加Microblaze,再加入MIG 7 series IP,作为DDR3 Ram,validate design、综合等均会出现闪退问题,工程文件夹下会出现名为“hs_err_pidxxxxxxx.log”的日志文件,文件内容:#原创 2021-05-22 09:06:39 · 3597 阅读 · 10 评论 -
Verilog @(*)操作符的使用
Verilog @(*)操作符的使用《Verilog HDL 数字设计与综合》(第二版) Samir Palnitkar (Page 89)原创 2020-08-11 09:43:00 · 4058 阅读 · 0 评论