Vivado 2018.3 MIG 7 series IP核导致的闪退问题解决方法

最新推荐文章于 2024-05-10 10:57:59 发布

韩仙男

最新推荐文章于 2024-05-10 10:57:59 发布

阅读量3.5k

点赞数 1

分类专栏： NETFPGA 文章标签： fpga

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/weixin_46151302/article/details/117149249

版权

NETFPGA 专栏收录该内容

2 篇文章 0 订阅

订阅专栏

Vivado 2018.3 MIG 7 series IP核导致的闪退问题解决方法

问题
解决方法

问题

win10/centos 7 环境中，vivado 2018.3 版本下，单纯使用 MIG 7 series IP核，可以正常综合、仿真。

若先在Block Design中添加Microblaze，再加入MIG 7 series IP，作为DDR3 Ram，validate design、综合等均会出现闪退问题，工程文件夹下会出现名为“hs_err_pidxxxxxxx.log”的日志文件，文件内容：

#
# An unexpected error has occurred (EXCEPTION_ACCESS_VIOLATION)
#
Stack:
no stack trace available, please use hs_err_<pid>.dmp instead.

解决方法

安装Vivado 2018.2

关注

1
点赞
踩
14

收藏

觉得还不错? 一键收藏
10
评论
Vivado 2018.3 MIG 7 series IP核导致的闪退问题解决方法

Vivado 2018.3 MIG 7 series IP核导致的闪退问题解决方法问题解决方法问题win10/centos 7 环境中，vivado 2018.3 版本下，单纯使用 MIG 7 series IP核，可以正常综合、仿真。若先在Block Design中添加Microblaze，再加入MIG 7 series IP，作为DDR3 Ram，validate design、综合等均会出现闪退问题，工程文件夹下会出现名为“hs_err_pidxxxxxxx.log”的日志文件，文件内容：#
复制链接

扫一扫

专栏目录

评论 10

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。