weixin_46220498的博客

8个bit，一个bit是1M=1000ns，模块时钟是100MHz=10ns，因此一个bit是需要有100个周期的，首先设计。很明显地看出来，MOSI的输出是00110111，就是16进制的37，其他信号都是按照要求设计的。当收到din_vld=1时，产生要求的波形。其中SCK的周期为1M；一个数每个bit中的时钟周期的个数（数那100个），另一个数有多少了bit（8个bit）；，我们让SCK信号在每bit中数周期的时候，数到第一个周期的时候开始变为1，数到一半变为0；此时，就完成了我们的项目。

SPI总线是一个环形的总线协议，其内部硬件简单看来实际上就是两个双向的移位寄存器，他的时序非常简单。其通信协议简单来说就是在主设备产生的有效的从设备的使能信号CS和SCK时钟信号的控制下，将两个双向的移位寄存器所存储的8位数据进行交换，如图所示，在整个数据传输的过程中遵守按位传输，高位在前，低位在后的规则。如下图所示时SPI总线数据传输的时序图：在这里有一点非常值得注意，就是SPI总线共有四种不同的传输时序，这是由时钟的极性（CPOL）和时钟相位（CPHL）这两位的组合来确定的。