计算机组成原理练习题

一、单选题

1.计算机语言有许多种，其中与硬件直接相关的是（ C ）。
A．网络语言 B．操作系统 C．机器语言 D．高级语言
2.8位定点原码整数10100011B的真值为（ B ）。
A．＋0100011B B．－0100011B C．＋1011101B D．－1011101B
3.1946年研制成功的第一台电子数字计算机称为（ B ）。
A．EDVAC B．ENIAC C．EDSAC D．MARKI
4.计算机经历了从器件角度划分的四代发展历程，但从系统结构来看，至今为止绝大多数计算机仍是（ D ）式计算机。
A．实时处理 B．智能化 C．并行 D．冯·诺依曼
5.若X补=0.1101010，则其X原=（ D ）
A、1.001010 B、1.0010110 C、0.0010110 D、0.1101010
6.若X的真值是0.100111B，则其补码形式的十六进制数表示为（ D ）
A、B2H B、0.9CH C、0.64H D、4EH
7.在底数为2的浮点数中，为了保持数值不变，尾数右移3位，阶码要（ C ）。
A．加1 B．减1 C．加3 D．减3
8.在指令“ADD@R，Ad”中，源操作数在前，目的操作数在后，该指令执行的操作是（ D ）。
A．（（R））+（Ad）–>（Ad） B．（（R））+（（Ad））–>Ad
C．（R）+（（Ad））–>（Ad） D．（（R））+（Ad）–>Ad
9.若十进制数为132．75，则其十六进制数为（ B ）
A、21.3 B、84.C C、24.6 D、84.6
10.若X原=0.1101010，则X补=（ D ）
A、1.0010101 B、1.0010110 C、0.0010110 D、0.1101010
11.若X的真值是－0.100111B，则其补码形式的十六进制数表示为（ A ）
A、B2H B、1.9CH C、1.64H D、CEH
12.在浮点加减运算时，若尾数求和后结果溢出，那么接下来的运算是（ B ）。
A．左规格化 B．右规格化 C．修改阶码 D．结束浮点运算
13.下列叙述中（ A ）不是只读存储器（ROM）的优点
A、只适用于存储那些固定数据的场合；
B、具有不易失性，即使是电源被切断，ROM的信息也不会丢失。
C、存储单元简单，集成度高；
D、存储器中的内容是被预先写好的，并且断电后仍能长期保存。
14.原码乘法是（ D ）。
A．用原码表示操作数，然后直接相乘
B．被乘数用原码表示，乘数取绝对值，然后相乘
C．乘数用原码表示，被乘数取绝对值，然后相乘
D．先取操作数绝对值相乘，符号位单独处理
15.微程序控制器中，机器指令与微指令的关系是（ B ）。
A．每一条机器指令由一条微指令来执行
B．每一条机器指令由一段用微指令编成的微程序来解释执行
C．一段机器指令组成的程序可由一条微指令来执行
D．一条微指令由若干条机器指令组成
16.通常情况下，下列（ D ）部件不包括在中央处理器CPU芯片中。
A．ALU B．控制器 C．寄存器 D．DRAM
17.需要定时刷新的半导体存储器芯片是（ B ）。
A．SRAM B．DRAM C．EPROM D．Flash Memory
18.下列各条中，不属于微指令结构设计所追求的目标是（ D ）。
A．提高微程序的执行速度 B．提高微程序设计的灵活性
C．缩短微指令的长度 D．增大控制存储器的容量
19.下列底数为2的浮点数表示中，尾数是原码表示，那么符合规格化要求的是（ D ）。
A．0.0100110×24 B．0.0110011×24
C．1.0100011×24 D．1.1100110×24
20.浮点加减中的对阶（ A ）。
A．将较小的一个阶码调整到与较大的一个阶码相同
B．将较大的一个阶码调整到与较小的一个阶码相同
C．将被加数的阶码调整到与加数的阶码相同
D．将加数的阶码调整到与被加数的阶码相同
21.内部总线是用来连接（ C ）。
A．CPU内部各部件
B．CPU与存储器、I/O系统之间的连线
C．主机系统板上的各个芯片
D．系统中的各个功能模块或设备
22.采用直接寻址方式，则指令中的地址码是（ A ）。
A．操作数的有效地址 B．操作数
C．操作数的间接地址 D．操作数的形式地址
23.下列存储器中，（ D ）速度最快。
A．硬盘 B．光盘 C．磁带 D．半导体存储器
24.总线的数据通路宽度是指（ A ）。
A．能一次并行传送的数据位数 B．可依次串行传送的数据位数
C．单位时间内可传送的数据位数 D．能一次并行传送的数据最大值
25.若十六进制数为A3.5，则其十进制数为（ A ）。
A．163.3125 B．172.5 C．179.75 D．188.5
26.在8421码表示的二—十进制数中，代码1001表示（ C ）。
A．3 B．6 C．9 D．1
27.通用寄存器（ B ）。
A．只能存放数据，不能存放地址
B．可以存放数据和地址
C．可以存放数据和地址，还可以用做指令寄存器IR
D．可以存放数据和地址，还可以用做程序计数器PC
28.若X的真值是0.100111B，则其八位二进制定点小数的补码形式的十六进制数表示为（ D ）。
A．B2H B．0.9CH C．0.64H D．4EH
29.某定点整数8位，含一位符号位，原码表示，则其绝对值最大负数为（ A ）。
A．-（27-1） B．-（28-1） C．-27 D．-28
30.多体交叉编址方式（设为4体）中地址序号编排规则是（ A ）。
A．连续的两个存储单元分布在相邻两个存储分体中
B．连续的两个存储单元分布在同一个存储体内，但地址相隔4
C．地址按并行分体纵向顺序编号
D．地址按并行分体横向地址相隔4编号
31.下溢指的是（ B ）。
A．运算结果的绝对值小于机器所能表示的最小绝对值
B．运算结果小于机器所能表示的最小负数
C．运算结果小于机器所能表示的最小正数
D．运算结果的最低有效位产生错误
32.相对于微程序控制器，硬布线控制器的特点是（ D ）。
A．指令执行速度慢，指令功能的修改和扩展容易
B．指令执行速度慢，指令功能的修改和扩展难
C．指令执行速度快，指令功能的修改和扩展容易
D．指令执行速度快，指令功能的修改和扩展难
33.如果某指令的地址码中给出的是寄存器编号，若该寄存器的内容指明了操作数的地址，则这种指令的寻址方式是（ B ）。
A．寄存器直接寻址方式 B．寄存器间接寻址方式
C．变址寄存器寻址方式 D．相对寻址方式
34.下列几项中，不符合RISC指令系统的特点是（ B ）。
A．指令长度固定，指令种类少
B．指令功能尽可能强
C．增加寄存器的数目，以尽量减少访存次数
D．选取使用频率最高的一些简单指令，以及很有用但不复杂的指令
35.输入/输出指令的功能是（ C ）。
A．在主存与CPU之间进行数据传送
B．在主存和I/O端口之间进行相间传送
C．在CPU和I/O端口之间进行数据传送
D．在I/O端口和I/O端口之间进行数据传送
36.下面有关半导体存储器的叙述中，错误的是（ B ）。
A．都采用地址指定方式进行读写
B．ROM芯片属于半导体随机存储器芯片
C．SRAM是静态随机访问存储器，可用作cache
D．DRAM是动态随机访问存储器，可用作主存
37.下列指令中，可改变程序执行顺序的指令是（ D ）。
A．逻辑运算指令 B．数据传送指令 C．移位指令 D．子程序调用指令
38.动态RAM的特点是（ C ）
A．工作中存储的内容动态的变化 B．工作中需要动态地改变访存地址
C．每隔一定时间刷新一遍 D．每次读出后需根据原存内容全部刷新一遍
39.下面关于主存储器和辅助存储器的描述正确的是（ A ）
A、主存储器存放计算机运行期间的大量程序和数据；
B、辅助存储器中的信息需要由计算机专门的存储管理部件调入主存，然后才被CPU访问；
C、主存储器处于被中央处理机CPU直接访问的位置，由只读存储器ROM组成；
D、辅助存储器由随机存储器RAM组成；
40.在多级存储体系中，“cache——主存”结构的作用是解决（ D ）的问题。
A．主存容量不足 B．主存与辅存速度不匹配
C．辅存与CPU速度不匹配 D．主存与CPU速度不匹配
41.关于虚拟存储器，以下叙述中正确的是（ D ）。
A．虚拟存储器的逻辑地址空间比物理地址空间小
B．虚拟存储器的逻辑地址码就是主存的地址码
C．虚拟存储器在存取数据时直接访问外存
D．虚拟存储器每次访问主存时，必须进行虚实地址的变换
42.用存储容量为16K×1位的存储器芯片组成一个64K×8位的存储器，则在字方向和位方向上分别扩展了（ B ）倍。
A．4和2 B．4和8 C．2和4 D．8和4
43.变址寻址的主要作用是（ C ）。
A．支持程序的动态定位
B．支持访存地址的越界检查
C．支持向量、数组的运算寻址
D．支持程序在存储器中的定位和扩大寻址范围
44.相联存储器是按照（ B ）进行寻址方式访问的存储器。
A．地址指定方式 B．内容指定方式 C．堆栈访问方式 D．队列访问方式
45.在存储器分层体系结构中，存储器从容量最大到最小的排列顺序是（ C ）。
A．主存—辅存—cache—寄存器 B．辅存—cache—主存—寄存器
C．辅存—主存—cache—寄存器 D．辅存—主存—寄存器—cache
46.在主存和CPU之间增加cache的目的是（ C ）。
A．增加内存容量 B．提高内存可靠性
C．加快信息访问速度 D．增加内存容量，同时加快访问速度
47.以下列关于存储器的叙述中，正确的是（ B ）。
A．多体交叉存储器主要解决扩充容量问题
B．cache的功能全由硬件完成
C．cache与主存同一编址，即主存空间的某一部分属于cache
D．主存－外存的存储层次，是为了弥补主存速度的不足
48.在多重中断情况下，CPU现场信息可保存到（ C ）。
A．通用寄存器 B．控制存储器 C．堆栈 D．外设接口
49.虚拟存储器主要由（ C ）组成。
A．寄存器和软盘 B．软盘和硬盘
C．磁盘区域与主存 D．CDROM和主存
50.中断系统是由（ D ）实现的。
A．软件 B．硬件 C．固件 D．软硬件结合
51.下面关于指令流水线的叙述中，错误的是（ A ）。
A．采用指令流水线，使得一条指令执行的过程变短
B．指令流水线可以大大加快程序执行的速度
C．指令流水线在许多情况下会遭到破坏
D．指令流水线中的每个流水段的时间相同
52.虚拟存储器管理系统的基础是程序的局部性原理，因此虚存的目的是为了给每个用户提供比主存容量（ B ）编程空间。
A．小得多的逻辑 B．大得多的逻辑 C．小得多的物理 D．大得多的物理
53.内存的段式存储管理有许多优点。下面描述中，（ C ）不是段式存储管理的优点。
A．支持程序的模块化设计和并行编程的要求
B．各段程序的修改互不影响
C．地址变换速度快、内存碎片（零头）小
D．便于多道程序共享内存的某些段
54.以下叙述正确的是（ C ）。
A．主存的存取速度可以与CPU匹配
B．主存由ROM构成
C．辅存中的程序调入主存后才能运行
D．汇编语言程序设计不需要了解计算机的硬件结构
55.为了便于实现多级中断，保存现场信息最有效的办法是采用（ B ）。
A．通用寄存器 B．堆栈 C．存储器 D．外存
56.在下面几种数据传送的控制方式中，不能实现CPU和输入输出设备并行工作的是（ A ）。
A．程序直接控制方式 B．程序中断方式
C．DMA输入输出方式 D．通道控制方式
57.以下叙述中正确的是（ A ）。
A．中断方式一般用于处理随机出现的服务请求
B．外部设备发出中断应立即得到CPU的响应
C．中断方式可用于CPU向外部设备的请求
D．DMA也可用于在主存与主存之间传送数据
58.在中断处理过程中，通常用来保存断点及现场信息的是（ C ）。
A．中断向量表 B．通用寄存器 C．堆栈 D．数据缓冲寄存器
59.从一条指令的启动到下一条指令的启动的间隔时间称为（ D ）。
A．时钟周期 B．机器周期 C．工作周期 D．指令周期
60.两个采用变型补码表示的数进行加减运算时，发生负溢出的特征是双符号位为（ C ）。
A．01 B．00 C．10 D． 11
61.运算器由（ D ）等部件组成。
A．ALU与主存 B．ALU、累加器与主存
C．ALU、通用寄存器和主存 D． ALU、累加器与通用寄存器
62.外部总线是用来连接（ B ）。
A．CPU内部各部件 B．CPU与存储器、I/O系统之间的连线
C．主机系统板上的各个芯片 D．系统中的各个功能模块或设备
63.采用变形码操作检测方法判溢时，负溢出时符号位为（ C ）。
A．00 B．01 C．10 D．11
64.在每个操作数都采用两个符号位的补码加减法运算中，若运算结果的两个符号位的代码不一致，那么就表示（ B ）。
A．运算结果没有溢出 B．运算结果发生溢出
C．运算结果是正数 D．运算结果是负数
65.采用间接寻址方式，则指令中的地址码是（ C ）。
A．操作数的形式地址 B．操作数的有效地址
C．操作数的间接地址 D．操作数
66.以下I/O控制方式中，主要由硬件而不是软件实现数据传送的方式是（ C ）。
A．程序查询方式 B．程序中断方式 C．DMA方式 D．无条件程序控制方式
67.以下关于DMA方式的叙述，错误的是（ B ）。
A．DMA控制器和CPU都可以作为总线的主控设备
B．DMA方式下整个I/O过程完全不需要CPU介入
C．DMA控制器向CPU请求的是总线的使用权
D．DMA方式需要用中断处理进行辅助操作
68.在浮点数加减运算中（ C ）
A．阶码部分与尾数部分分别进行加减运算
B．阶码与尾数作为一个整体进行加减运算
C．阶码对齐后，尾数相加减运算
D．尾数单独加减，去两数中最大阶码值作为结果的阶码值
69.已知某字符的编码为0100101，若最高位增加一个偶校验位，则其编码变为（ A ）。
A．10100101 B．11001010 C．01000110 D．01010101
70.相对于硬布线控制器，微程序控制器的优点在于（ D ）。
A．速度较快 B．结构比较规整
C．复杂性和非标准化程度较低 D．增加或修改指令较为容易
71.EPROM是指（ D ）。
A．读写存储器 B．只读存储器
C．闪速存储器 D．光擦除可编程只读存储器
72.下列因素下，与Cache的命中率无关的是（ A ）。
A．主存的存取时间 B．块的大小
C．Cache的组织方式 D．Cache的容量
73.双端口存储器所以能进行高速读/写操作，是因为采用（ D ）。
A．高速芯片 B．新型器件
C．流水技术 D．两套相互独立的读写电路
74.存储单元是指（ B ）。
A．存放1个二进制信息位的存储元 B．存放1个机器字的所有存储元集合
C．存放1字节的所有存储元集合 D．存放2字节的所有存储元集合
75.操作数00000101与00000101执行逻辑（ C ）操作后，运算结果为00000000。
A．或 B．与 C．异或 D．与非
76.在当前微机中，比较常用的并且有较高数据传输率的总线结构是（ D ）。
A．ISA B．EISA C．VESA D．PCI
77.从信息流的传输速度来看，（ A ）系统工作效率最低。
A．单总线 B．双总线 C．三总线 D．多总线
78.在总线结构的CPU中，各个部件连接到总线上，在某一时间（ B ）。
A．只有一个部件可以向总线发送信息，并且只有一个部件能从总线上接收信息。
B．只有一个部件可以向总线发送信息，但可以有多个部件同时从总线上接收信息。
C．可以有一个以上部件向总线发送信息，但只有一个部件可从总线上接收信息。
D．可以有一个以上部件向总线发送信息，并且可以有多个部件同时从总线上接收信息。
79.在运算器中，既能存放操作数，又能存放运算结果的器件称为（ B ）。（
A．指令寄存器 B．累加器 C．存储器 D．ALU
80.CUP从内存读出的一条指令或一个数据字将先暂存于（ C ）。
A．指令寄存器 B．地址寄存器
C．数据缓冲寄存器 D．累加寄存器
81.在直接存储器存取的I/O方式中，控制数据传输的部件是（ B ）。
A．CPU B．DMA控制器 C．存储器 D．总线
82.在指令系统中，采用（ B ）寻址方式的指令其长度最短。
A．立即数 B．寄存器 C．直接 D．间接
83.对一个区域内的成批数据采用循环逐个进行处理时，常用的指令寻址方式是（ A ）。
A．变址寻址方式 B．相对寻址方式 C．基址寻址方式 D．间接寻址方式
84.若指令系统中设置了专用I/O操作指令，则I/O接口（ B ）。
A．与内存单元必须统一编址
B．可以独立编址
C．必须采用DMA方式与内存交换数据
D．必须采用中断方式与内存交换数据
85.下面关于主存储器和辅助存储器的描述正确的是（ B ）。
A．主存储器存放的是大量静止、待命的信息
B．辅助存储器存放系统程序和大型数据文件及数据库
C．辅助存储器中的信息可直接被CPU访问
D．主存储器处于被中央处理机CPU直接访问的位置，由只读存储器ROM组成
86.原码乘法是指（ B ）
A、用原码表示乘数与被乘数，直接相乘
B、先取操作数绝对值相乘，符号位单独处理
C、符号位连同绝对值一起相乘
D、取操作数绝对值相乘，乘积符号与乘数符号相同
87.堆栈操作的特点是（ C ）。
A．可对栈内任一单元存取代码 B．只能在栈底存取代码
C．只能在栈顶存取代码 D．可在栈顶和栈底存取代码
88.从控制存储器中读取一条微指令并执行相应操作的时间叫（ B ）
A、CPU周期 B、微周期 C、时钟周期 D、机器周期
89.扩展操作码是（ C ）。
A．操作码字段以外的辅助操作字段的代码
B．指令格式中不同字段设置的操作码
C．一种指令优化技术，即让操作码的长度随地址数的减少而增加，不同地址数的指令可以具有不同的操作码长度。
D．指扩大操作码字段的位数。
90.两个n位数(包括1位符号位)相乘，乘积一般为2n-2位。一个采用原码一位乘法实现这两个数相乘的运算器，其加法器的位数一般为（ C ）。
A．2n位 B．2n-2位 C．n位 D．n+2位
91.以下关于判溢的叙述不正确的是（ B ）。
A．采用单符号位操作检测方法判溢时，当操作数中的加数与被加数符号相同时，若运算结果的符号与操作数的符号不一致，表示溢出；否则，表示没有溢出
B．采用单符号位操作检测方法判溢时，当加数和被加数符号不同时，相加运算的结果有可能会溢出
C．采用变形码操作检测方法判溢时，若运算结果的两个符号位的代码不一致时表示溢出
D．采用变形码操作检测方法判溢时，最高符号位永远表示结果的正确符号
92.某机器字长16位，存储器按字节编址，设PC当前值为1000H，当CPU读取一条双字长指令后，PC的值为（ D ）。
A．1001H B．1002H C．1003H D．1004H
93.RISC技术的特点不包括（ D ）。
A．所有的简单指令在一个机器周期内执行完
B．采用大量的寄存器和高速缓冲存储器技术
C．通过优化编译程序提高处理速度
D．指令的功能强大
94.下列叙述中（ B ）不是只读存储器（ROM）的优点。
A．存储器中的内容是被预先写好的，并且断电后仍能长期保存
B．运行程序时，ROM只能读出信息而不可能随机写入
C．存储单元简单，集成度高
D．具有不易失性，即使是电源被切断，ROM的信息也不会丢失
95.以下关于机器指令与微指令的叙述中，正确的是（ D ）。
A．计算机运行时，机器指令与微指令都存放在主存中
B．待执行的微指令的地址存放在程序计数器（PC）中
C．一条微指令的功能可用多条机器指令组成的程序实现
D．一条机器指令的功能可用多条微指令组成的微程序实现
96.下面对于“重叠”与“流水”的描述不正确的是（ C ）
A、重叠控制方式要研究的是如何加快指令执行过程；
B、重叠解释并不能加快指令的实现，但能加快相邻两条指令以至一段程序的解释；
C、“流水”和“一次重叠”都可同时解释两条以上指令；
D、“流水”把一条指令的解释过程分解成很多个的子过程。
97.下列关于存储体的描述错误的是（ C ）。
A．一个记忆单元只能存储1位二进制数，是信息的最小单元
B．存储器的核心是存储阵列，它是由一个个基本记忆单元组成的
C．一台机器的所有存储单元的长度可能不同
D．一个存储单元的每个二进制必须并行工作，同时读出或同时写入信息
98.总线的数据传输率是指（ D ）
A、能一次并行传送的数据位数 B、可一次串行传送的数据位数
C、可一次并行传送的数据的最大值 D、单位时间内可传送的数据位数
99.以下存储器属于易失性的是（ D ）。
A．磁盘存储器 B．只读存储器 C．光盘 D．静态存储
100.下面关于虚拟存储器的说法错误的是（ D ）
A、虚拟存储器是建立在主存－辅存物理结构的基础之上的；
B、虚拟存储器是借助于磁盘等辅助存储器来扩大主存容量的；
C、虚拟存储器解决了存储容量、存取速度和价格之间的矛盾，是管理存储设备的有效方法；
D、虚拟存储器是一个实际的物理存储器。
101.DMA方式的数据交换不是由CPU执行一段程序来完成，而是在（ D ）之间建立一条逻辑上的直接数据通路，由DMA控制器来实现的。
A．CPU与主存 B．外设与外设 C．外设与CPU D．外设与主存
102.以下关于原码、补码和反码的叙述不正确的是（ A ）。
A．原码进行加减运算时，符号位可以同数值一起参加运算
B．一个负数的反码是将其原码符号位不动，其余位取相反码而得
C．正数的补码表示与原码一样
D．一个补码机器数再求一次补就得到机器数的原码了
103.以下关于浮点数的叙述不正确的是（ C ）。
A．浮点数一般表示为阶码和尾数两部分
B．浮点数中尾数的位数决定了数的精度，尾数的位数越长，能表达的精度越高
C．浮点数的规格化，就是通过移动尾数，使尾数S的最高位数字S1＝0
D．在字长一定的情况下，规格化的浮点数精度最高
104.并行性的含义不包括（ D ）。
A．时间重叠 B．资源重复 C．资源共享 D．数据共用
105.在微程序控制方式中，机器指令和微指令的关系是（ B ）。
A．每一条机器指令由一条微指令来解释执行
B．每一条机器指令由一段（或一个）微程序来解释执行
C．一段机器指令组成的工作程序可由一条微指令来解释执行
D．一条微指令由若干条机器指令组成
106.某逻辑电路有两个输入端和一个输出端，输入端用X和Y表示，输出端用Z表示。当且仅当X和Y同时为1时，Z才为0，则该电路的逻辑表达式为（ A ）。
A． B． C． D．
107.若8位二进制数能被4整除，则其最低2位（ D ）。
A．不可能是01、00 B．只能是10
C．可能是01、00 D．只能是00
108.二进制11101.1001对应的八进制数为（ A ）。
A．35.44 B．35.11 C．72.11 D．73.10
109.已知X=-121，若采用8位机器码表示，则[X]原=（ B ），[X]补=（ ）。
A．11111001、10110111 B．11111001、10000111
C．01111001、10000111 D．01011001、01111001
110.若X=-73，若采用8位机器码表示，则[X]原=（ A ），[X]补=（ ）。
A．11001001、10110111 B．11001001、10100111
C．11011001、10110111 D．11011001、10100111
111.若用8位机器码表示十进制数-101，则原码表示的形式为（ B ），补码表示的形式为（ ）。
A．11100101、11010101 B．11100101、10011011
C．10011011、11010101 D．10011011、10011011
112.将十六进制数9B装换为八进制数为（ A ）。
A．233 B．433 C．463 D．531
113.存储器存储容量单位GB的意义是（ D ）。
A．28字节 B．210字节 C．220字节 D．230字节
114.程序控制类指令的功能是（ D ）。
A．进行算术运算和逻辑运算
B．进行主存与CPU之间的数据传送
C．进行CPU与I/O设备之间的数据传送
D．改变程序执行的顺序
115.下面关于RISC技术的描述中，正确的是（ C ）。
A．采用RISC技术后，计算机的体系结构有恢复到早期的比较简单的情况
B．为了实现兼容，新设计的RISC是从原来的CISC系统的指令中挑选一部分实现的。
C．RISC的主要目标是减少指令数
D．RISC设有乘除法指令和浮点运算指令
116.在取指令操作完成之后，PC中存放的是（ C ）。
A．当前指令的地址
B．下一条实际执行的指令地址
C．下一条顺序执行的指令地址
D．对于微程序控制计算机，存放的是该条指令的微程序入口地址
117.控制存储器用来存放（ D ）。
A．机器指令和数据 B．微程序和数据
C．机器指令和微程序 D．微程序
118.一条机器指令的功能一般对应于（ A ）。
A．一段微程序 B．一条微指令 C．一条微命令 D．一个微操作
119.在下列存储器中，（ A ）可以作为主存储器。
A．半导体存储器 B．硬盘 C．光盘 D．磁带
120.一条机器指令是由若干条（ B ）组成的序列来实现的。
A．微操作 B．微指令 C．微程序 D．指令
121.存储器如果按存取方式分类的话，可分为（ D ）。
A．CPU控制的存储器和外部设备控制的存储器两类
B．只读存储器和只写存储器两类
C．直接存取存储器和间接存取存储器两类
D．随机存取存储器、只读存储器、顺序存取存储器和直接取存储器
122.下面关于只读存储器的叙述不正确的是（ C ）。
A．存储器中的内容是被预先写好的，并且断电后仍能长期保存
B．运行程序时，ROM只能读出信息而不可能随机写入
C．存储的程序和数据可根据需要进行改变
D．ROM主要由全译码的地址译码器和存储单元体组成，前者是一种“与”阵列，后者则是“或”阵列
123.二进制数左移一位，则数值（ A ）。
A．增大一倍 B．减小一倍 C．增大10倍 D．不变
124.在浮点数表示法中，阶符代表（ A ）。
A．阶码的正负号 B．尾数的正负号 C．浮点数的符号 D．底数的符号
125.8位二进制补码定点整数能表示的数值范围是（ A ）。
A．－128～127 B．－127～127 C．0～127 D．0～255
126.补码加法运算是指（ C ）。
A．操作数用补码表示，将加数变补，然后相加
B．操作数用补码表示，符号位单独处理
C．操作数用补码表示，连同符号位一起相加
D．操作数用补码表示，将被加数变补，然后相加
127.直接寻址的无条件转移指令将把指令中的地址码送入（ C ）。
A．地址寄存器 B．指令寄存器 C．PC D．累加器
128.控制器的组成中不包括（ D ）。
A．程序计数器 B．指令寄存器 C．时序产生器 D．累加寄存器
129.至今为止，计算机中的所有信息仍以二进制方式表示的理由是（ C ）。
A．节约元件 B．运算速度快
C．物理器件性能所致 D．信息处理方便
130.冯·诺依曼机工作方式的基本特点是（ B ）。
A．多指令流单数据流 B．按地址访问存储器并顺序执行指令
C．堆栈操作 D．存储器按内部选择地址
131.在机器数中，（ B ）的零的表示形式是唯一的。
A．原码 B．补码 C．反码 D．原码和反码
132.零的补码表示为（ B ）。
A．100…00 B．000…00 C．011…11 D．111…11
133.若某数X的真值为－0.1010，在计算机中该数表示为1.0110，则该数所用的编码方法是（ B ）码。
A．原 B．补 C．反 D．移
134.取指令操作（ C ）。
A．受上一条指令操作码控制
B．受当前指令的操作码控制
C．不受指令的操作码控制
D．受运算器中的条件码（或标志码）控制
135.以下可使用特权指令的是（ D ）。
A．硬件设计人员 B．最终用户 C．应用程序 D．系统软件
136.十进制数108转化成十六进制数是（ A ）。
A．6C B．B4 C．5C D．63
137.如果浮点数的尾数用补码表示，则下列（ D ）中的尾数是规格化数的形式。
A．1.11000 B．0.01110 C．0.01010 D．1.00010
138.定点数作补码加减运算时，其符号位是（ B ）。
A．与数位分开运算 B．与数位一起运算 C．符号位单独运算 D．符号位作异或运算
139.有关运算器的描述，（ C ）是正确的。
A．只做加法运算 B．只做算术运算
C．既做算术运算又做逻辑运算 D．只做逻辑运算
140.以串行同步方式传送数据块时，经常采用的差错校验方法是（ D ）。
A．偶校验 B．奇校验 C．海明码校验 D．CRC校验
141.在I/O系统中，不设置输入输出指令就可实现对外围设备的数据传送操作，是因为其采用了（ C ）。
A．隐式编址方式 B．单独编址方式
C．与内存统一编址方式 D．与通用寄存器一起编址方式
142.不需要专用的I/O指令又能直接利用内存的读/写命令来完成I/O操作的计算机，其外围设备采用的编址方式是（ C ）。
A．隐含式编址 B．单独编址
C．与主存统一编址 D．与通用寄存器统一编址
143.指令系统中采用不同寻址方式的目的主要是（ B ）。
A．实现存储程序和程序控制
B．缩短指令长度，扩大寻址空间，提高编程灵活性
C．可以直接访问外存
D．提供扩展操作码的可能并降低指令编码难度
144.无条件转移指令的功能是将该指令中形成的有效地址送入（ C ）。
A．指令寄存器 B．地址寄存器 C．程序计数器 D．数据缓冲寄存器
145.关于微程序的叙述，以下正确的是（ D ）。
A．微程序控制器属于硬连线控制器
B．微程序预先存储在主存的ROM中
C．每条微指令与一段机器程序相对应
D．每条机器指令与一段微程序相对应
146.基址寻址的主要作用是（ D ）。
A．支持程序的动态定位
B．支持访存地址的越界检查
C．支持向量、数组的运算寻址
D．支持程序在存储器中的定位和扩大寻址范围
147.CPU取出一条指令并执行该指令的时间被称为（ D ）。
A．时钟周期 B．CPU周期 C．机器周期 D．指令周期
148.CPU中控制器的功能是（ D ）。
A．产生时序信号 B．控制从主存取出一条指令
C．完成指令操作码译码 D．完成指令操作码译码，并产生操作控制信号
149.多体交叉存储器主要解决的问题是（ C ）。
A．扩充主存储器容量 B．提高存储器的可靠性
C．提高存储器数据传输率 D．以上全不对
150.存储器是计算机系统中的记忆设备，它主要用来（ C ）。
A．存放数据 B．存放程序
C．存放数据和程序 D．存放微程序
151.下列有关指令和微指令之间关系的描述中，正确的是（ B ）。
A．一条指令的功能通过执行一条微指令来实现
B．一条指令的功能通过执行一个微程序来实现
C．一条微指令的功能通过执行一条指令来实现
D．一条微指令的功能通过执行一个微程序来实现
152.多体交叉存储器主要解决的问题是（ C ）。
A．扩充主存储器容量 B．提高存储器的可靠性
C．提高存储器数据传输率 D．以上全不对
153.CPU中的译码器主要用于（ B ）。
A．地址译码 B．指令译码 C．数据译码 D．选择多路数据到ALU
154.CPU中不包括（ C ）。
A．地址寄存器 B．指令寄存器 C．地址译码器 D．指令译码器
155.下列有关RISC特征的描述中，错误的是（ C ）。
A．指令格式规整，寻址方式少 B．采用硬联线控制的指令流水线
C．配置的通用寄存器数量不多 D．运算类的指令不访存
156.状态寄存器保存着算术逻辑运算指令执行(或测试)后形成的各种状态位标志。这些标志中不包括（ B ）。
A．运算结果进位标志 B．运算结果错误标志
C．运算结果为零标志 D．运算结果溢出标志
157.下列几种存储器中，（ A ）是易失性存储器。
A．cache B．EPROM C．Flash Memory D．CD-ROM
158.下面关于主存储器的叙述中，错误的是（ D ）。
A．RAM是可读可写存储器，ROM是只读存储器
B．ROM和RAM都采用随机访问方式进行读写
C．系统的主存由RAM和ROM组成
D．系统的主存都是用DRAM芯片实现
159.常见的保持主存和cache中的数据的一致性的方法有直达法和回写法两种，下面说法正确的是（ C ）
A．直达法数据会出现不一致 B．回写法对写操作没有高速缓存的作用
C．回写法速度更快 D．直达法存在数据不一致隐患
160.存储容量为16K×4位的DRAM芯片，其地址引脚和数据引脚数各是（ D ）。
A．7和1 B．7和4 C．14和1 D．14和4
161.多模块存储器之所以能被快速访问，是因为（ B ）。
A．采用了高速元器件 B．各模块有独立的读写电路
C．采用了信息预读技术 D．模块内各单元地址不连续
162.指令系统中采用不同寻址方式的目的主要是（ B ）。
A．实现存储程序和程序控制
B．缩短指令长度，扩大寻址空间，提高编程灵活性
C．可以直接访问外存
D．提供扩展操作码的可能并降低指令编码难度
163.在存储器分层体系结构中，存储器速度从最快到最慢的排列顺序是（ D ）。
A．寄存器—主存—cache—辅存 B．寄存器—主存—辅存—cache
C．寄存器—cache—辅存—主存 D．寄存器—cache—主存—辅存
164.虚拟存储器与主存之间的地址对应表（变换表）是（ B ）。
A．由程序设计人员编程时编排的
B．由操作系统的辅助软件和硬件来自动形成的
C．由程序设计人员和操作系统联合完成的
D．由硬件独立完成的
165.计算机内数据采用二进制表示是因为二进制数（ C ）。
A．最精确 B．最容易理解
C．最便于硬件实现 D．运算最快
166.在进行定点原码乘法运算时，乘积的符号位是由被乘数的符号位和乘数的符号位（ C ）运算来获得。
A．相或 B．相与 C．相异或 D．分别取反后再相或
167.以下哪一种情况能很好地发挥cache的作用？（ C ）
A．程序中不含有过多的I/O操作 B．程序的大小不超过实际的内存容量
C．程序具有较好的访问局部性 D．程序的指令间相关度不高
168.以下关于虚拟存储器的叙述中，错误的是（ A ）。
A．分段方式对低级语言程序员来说是透明的
B．采用全相联映射，每个虚拟页可以映射到任何一个空闲的页框中
C．段是逻辑结构上相对独立的程序块，因此段是可变长度的
D．每个段表项必须记录对应段在主存的起始位置和段的长度
169.周期挪用方式常用于（ B ）方式的输入/输出控制中。
A．中断 B．DMA C．程序查询 D．通道
170.开中断和关中断两种操作都用于对（ A ）进行设置。
A．中断允许触发器 B．中断屏蔽触发器
C．中断请求触发器 D．中断向量寄存器
171.以下关于计算机中数据表示的叙述中，错误的是（ A ）。
A．计算机中的数值数据采用二进制表示，非数值性数据不使用二进制表示
B．正整数的原码和补码表示形式相同，而负整数的原码和补码表示形式不同
C．数值中的小数点在硬件中不明确表示，而是采用约定位置的方式
D．码长相同时，补码比原码可以多表示一个数
172.两个带符号的数进行运算时，在（ A ）的情况下有可能产生溢出。
A．同符号数相加 B．同符号数相减
C．异符号数相加 D．异符号数相“或”
173.虚拟存储器与一般的主存－辅存系统的本质区别之一是（ A ）。
A．虚拟存储器允许程序设计人员使用比主存容量大得多的地址空间，而且不必用编程方法来进行虚实地址的变换
B．虚拟存储器允许程序设计人员使用比主存容量大得多的地址空间，但是编程时必须用变址器寻址或基址寻址方式对虚实地址进行变换
C．实现虚拟存储器不需要进行虚实地址的变换
D．若使用虚拟存储器的话，编程人员必须对主辅存的存储空间进行分配
174.将某ASCⅡ字符采用偶校验编码（7位字符编码+1位校验码）发送给接收方，在接收方收到的8位数据中，若（ A ），则能确定传输过程中发生错误。
A．“1”的个数为奇数 B．“1”的个数为偶数
C．最低位为“1” D．最高位为“1”
175.在某次通信中，发送方发送了一个8位的数据（包含一个奇校验位），若传输过程中有差错，则接收方可检测出该8位数据（ A ）。
A．奇数个位出错 B．偶数个位出错
C．出错的位数 D．出错的位置
176.CPU执行算术运算或者逻辑运算时，算术逻辑运算部件（ALU）将计算结果保存在（ A ）中。
A．累加器AC B．程序计数器PC
C．指令寄存器IR D．地址寄存器AR
177.在浮点运算中对尾数求和的结果01.01100进行右规格化，并采用“恒置l”法作舍入处理后，其规格化的尾数为（ D ）。
A．00.10011 B．00.10110 C．00.11011 D．00.10111
178.CPU主要由运算单元（ALU）、控制单元（CU）、寄存器和时序电路组成，对指令进行译码的功能是由（ B ）实现的。
A．运算单元 B．控制单元 C．寄存器 D．时序电路
179.使用电容存储信息且需要周期性地进行刷新的存储器是（ A ）。
A．DRAM B．EPROM C．SRAM D．EEPROM
180.若不考虑I/O设备本身的性能，则影响计算机系统I/O数据传输速度的主要因素是（ B ）。
A．地址总线宽度 B．数据总线宽度
C．主存储器的容量 D．CPU的字长
181.以下关于总线的叙述中，错误的是（ D ）。
A．引入总线标准便于设备互换和新设备的添加
B．通常越靠近CPU的总线传输率越高
C．CPU总线和存储器总线都比I/O总线快
D．系统中的多个总线不可能同时传输信息
182.在（ C ）表示中，数值0是唯一表示的。
A．原码 B．反码 C．补码 D．原码和反码
183.微机系统中BIOS（基本输入输出系统）保存在（ A ）中。
A．主板上的ROM B．DRAM
C．主板上的RAM D．CD-ROM
184.构成运算器需要多个部件，（ C ）不是构成运算器的部件。
A．加法器 B．累加器 C．地址寄存器 D．ALU（算术逻辑部件）
185.程序计数器（或指令地址寄存器）属于CPU的（ B ）部件。
A．运算器 B．控制器 C．存储器 D．I/O接口
186.控制机器指令执行的微程序存放在（ A ）中。
A．控制存储器 B．指令寄存器 C．内部存储器 D．SRAM
187.以下底数为2的浮点数表示中，尾数是补码表示，符合规格化要求的是（ B ）。
A．0.0100110×2-4 B．1.0110011×2-4
C．0.0110011×2-4 D．1.1000110×2-4
188.代码10101逻辑右移一位后得（ B ）。
A．10010 B．10011 C．01011 D．01010
189.若用8位机器码表示二进制数-111，则原码表示的十六进制形式为（ B ）。
A．81 B．87 C．0F D．FF
190.若用8位机器码表示二进制数-111，则补码表示的十六进制形式为（ A ）。
A．F9 B．F0 C．89 D．80
191.在计算机有符号数的表示法中，若－x的编码表示与x的编码表示是按位取反，则这种编码是（ C ）。
A．原码 B．补码 C．反码 D．移码
192.8个二进制位至多可表示（ D ）个数据。
A．8 B．64 C．255 D．256
193.计算机内数据采用二进制表示是因为二进制数（ C ）。
A．最精确 B．最容易理解
C．最便于硬件实现 D．运算最快
194.在原码一位乘、除法中，求乘积或商的符号的逻辑运算是（ D ）。
A．逻辑加 B．逻辑乘 C．与非运算 D．异或运算
195.微处理器中的ALU可执行算术运算和（ C ）操作
A．浮点 B．定点 C．逻辑 D．控制
196.用ASCII码表示的大写英文字母B﹙42H﹚加偶校验后的二进制编码为（ D ）。
A．10001000 B．10000010 C．11000001 D．01000010
197.状态寄存器保存着算术逻辑运算指令执行(或测试)后形成的各种状态位标志。这些标志中不包括（ B ）。
A．运算结果进位标志 B．运算结果错误标志
C．运算结果为零标志 D．运算结果溢出标志
198.计算机的用途不同，对其部件的性能指标要求也有所不同。以科学计算为主的计算机，应该重点考虑（ A ）。
A．CPU的主频和字长，以及内存容量
B．硬盘读写速度和字长
C．CPU的主频和显示分辨率
D．硬盘读写速度和显示分辨率
199.衡量计算机的主要性能指标除了字长、存储周期、运算速度之外，通常还包括（ D ）。
A．外部设备的数量 B．计算机的制造成本
C．计算机的体积 D．主存储器容量大小
200.主存储器容量大小反映了该计算机（ C ）。
A．每秒钟所能执行的指令条数 B．存储器读写速度
C．即时存储信息的能力 D．保存大量信息的能力
201.以下关于基址寻址方式的叙述，正确的是（ B ）。
A．基址寻址方式常用于解决成批数据的处理
B．基址寻址方式可用于扩大寻址空间
C．基址寄存器主要用于物理地址到逻辑地址的变换
D．基址寄存器可由用户程序修改
202.以科学计算为主的计算机，对（ B ）要求较高。
A．外存储器的读写速度 B．主机的运算速度
C．I/O设备的速度 D．显示分辨率
203.存储速度最快的是（ A ）。
A．CPU内部寄存器 B．计算机的高速缓存Cache
C．计算机的内存 D．大容量磁盘
204.32位微处理器的32是指（ C ）。
A．系统总线的宽度为32位 B．处理的数据长度只能为32位
C．CPU字长为32位 D．通用寄存器数目为32个
205.下列指令中属于非数值处理指令的是（ C ）。
A．定点运算指令 B．浮点运算指令
C．字符串处理指令 D．比较两数大小的指令
206.RISC机器（ B ）。
A．不一定采用流水线技术 B．一定采用流水线技术
C．CPU配备很少的通用寄存器 D．一定采用微程序控制器
207.转移指令的主要操作是（ A ）。
A．改变程序计数器PC的值
B．改变地址寄存器的值
C．改变PC，并将下一条顺序执行的指令地址（返回指令地址）保存于堆栈中
D．从堆栈中恢复程序计数器PC的值
208.（ C ）对实现程序浮动提供了良好支持。
A．间接寻址 B．变址寻址 C．相对寻址 D．基址寻址
209.无符号二进制数100110.101转换成的十进制数为（ A ）。
A．38.625 B．42.315 C．48.625 D．68.815
210.用带符号位的定点补码表示纯小数，8位编码11111111表示的十进制真值是（ D ）。
A．0 B．-1 C．+27 D．-27
211.无符号二进制数11001000所表示的十进制数为（ D ）。
A．104 B．148 C．172 D．200
212.一条指令字长16，存储器按字节编址，在读取一条指令后，PC的值自动加（ B ）。
A．1 B．2 C．4 D．－1
213.某计算机存储器按字（16位）编址，每取出一条指令后PC值自动＋1，说明其指令长度（ B ）。
A．1个字节 B．2个字节 C．3个字节 D．4个字节
214.用补码表示的8位二进制数11100000，其值为十进制数（ B ）。
A．－31 B．－32 C．－64 D．－65
215.计算机指令系统中采用不同寻址方式可以提高编程灵活性，立即寻址是指（ A ）。
A．操作数包含在指令中 B．操作数的地址包含在指令中
C．操作数在地址计数器中 D．操作数在寄存器中
216.若数据的7位编码为0110101，若在其最高位之前增加一位偶校验位，则编码为（ B ）。
A．10110101 B．00110101 C．01101011 D．01101010
217.对8位累加器A中的数据7EH，若逻辑左移一次，则累加器A中的数据为（ D ）。
A．FEH B．7CH C．EFH D．FCH
218.对8位累加器A中的数据FCH，若将其与7EH相异或，则累加器A中的数据为（ C ）。
A．FEH B．7CH C．82H D．02H
219.CPU中，保存当前正在执行的指令的寄存器是（ D ）。
A．程序计数器 B．标志寄存器（PSW）
C．堆栈指示器 D．指令寄存器
220.CPU执行程序时，为了从内存中读取指令，需要先将程序计数器（PC）的内容输送到（ B ）上。
A．数据总线 B．地址总线 C．控制总线 D．通信总线
221.某计算机中采用48×48数字化点阵字模表示一个汉字，字模中的每一个点在存储器中用一个二进制位存储。那么，存储1024个汉字要求的存储空间应为（ C ）K字节。
A．196 B．244 C．288 D．312
222.存储一个24×24点阵的汉字（每个点占用1bit），需要（ C ）个字节。
A．24 B．48 C．72 D．144
223.（ B ）便于处理数组问题。
A．间接寻址 B．变址寻址 C．相对寻址 D．基址寻址
224.程序计数器PC的位数取决于（ A ）。
A．存储器的容量 B．机器字长 C．CPU管脚数 D．指令字长
225.运算器中的累加器（ B ）。
A．没有加法器功能，也没有寄存器功能
B．没有加法器功能，有寄存器功能
C．有加法器功能，也有寄存器功能
D．有加法器功能，没有寄存器功能
226.计算机加电自检以后，引导程序首先装入（ A ），否则，计算机不能做任何事情。
A．操作系统 B．编译程序
C．Office系列软件 D．应用软件
227.在堆栈数据结构及堆栈存储结构的计算机中，所需的操作数默认在堆栈内，因此，入栈和出栈操作常用（ A ）。
A．零地址指令格式 B．一地址指令格式
C．二地址指令格式 D．三地址指令格式
228.在指令系统中，采用扩展操作码的目的是（ C ）。
A．增加地址码数量 B．增加寻址空间
C．增加指令数量 D．减少程序中指令操作码的平均长度
229.CPU执行程序时，为了从内存中读取指令，需要先将（ B ）的内容输送到地址总线上。
A．指令寄存器（IR） B．程序计数器（PC）
C．标志寄存器 D．变址寄存器
230.计算机各功能部件之间的合作关系如下图所示。

假设图中虚线表示控制流，实线表示数据流，那么a、b和c分别表示（ B ）。
A．控制器、内存储器和运算器 B．控制器、运算器和内存储器
C．内存储器、运算器和控制器 D．内存储器、控制器和运算器
231.中央处理单元（CPU）不包括（ D ）。
A．算术逻辑运算单元 B．控制器
C．通用寄存器组 D．I/O总线
232.指令周期是指（ C ）。
A．CPU从主存取出一条指令的时间
B．CPU执行一条指令的时间
C．CPU从主存取出一条指令加上CPU执行这条指令的时间
D．在CPU内部，数据从一个寄存器传送到另一个寄存器的时间
233.若存储器按字节编址且指令长度为16位，则程序顺序执行时，每执行一条指令，程序计数器的值增加（ B ）。
A．1 B．2 C．3 D．4
234.CPU中的（ B ）的值可自动加1，以便实现程序指令的顺序执行。
A．指令寄存器（IR） B．程序计数器（PC）
C．地址寄存器（AR） D．指令译码器（ID）
235.计算机中，执行一条指令所需要的时间称为指令周期，完成一项基本操作所需要的时间称为机器周期，时钟脉冲的重复周期称为时钟周期。因此，（ D ）。
A．时钟周期大于机器周期 B．时钟周期等于机器周期
C．机器周期大于指令周期 D．指令周期大于时钟周期
236.CPU从内存中读取指令时，需要先将程序计数器（PC）的内容输送到（ B ）总线上。
A．数据 B．地址 C．控制 D．接口
237.相对寻址的主要作用是（ A ）。
A．支持程序的动态定位
B．支持访存地址的越界检查
C．支持向量、数组的运算寻址
D．支持程序在存储器中的定位和扩大寻址范围
238.若执行某指令所需的操作数已直接在指令中给出，则这种指令的寻址方式是（ A ）。
A．立即寻址 B．直接寻址 C．寄存器寻址 D．基址寻址
239.执行指令时，以寄存器的内容作为操作数的地址，这种寻址方式称为（ D ）寻址。
A．寄存器 B．相对 C．基址变址 D．寄存器间接
240.以下关于精简指令集计算机（RISC）指令系统特点的叙述中，错误的是（ B ）。
A．对存储器操作进行限制，使控制简单化
B．指令种类多，指令功能强
C．设置大量通用寄存器
D．选取使用频率较高的一些指令，提高执行速度
241.（ C ）用于存放执行指令的地址。
A．算术逻辑单元 B．指令寄存器 C．程序计数器 D．累加器
242.下列各条中，不属于微指令结构设计所追求的目标的是（ D ）。
A．提高微程序的执行速度 B．提高微程序设计的灵活性
C．缩短微指令的长度 D．增大控制存储器的容量
243.关于微程序的叙述，以下正确的是（ D ）。
A．微程序控制器属于硬连线控制器
B．微程序预先存储在主存的ROM中
C．每条微指令与一段机器程序相对应
D．每条机器指令与一段微程序相对应
244.与外存储器相比，内部存储器的特点是（ C ）。
A．容量大、速度快、成本低 B．容量大、速度慢、成本高
C．容量小、速度快、成本高 D．容量小、速度慢、成本低
245.主存储器采用双地址译码方式是为了减少（ D ）。
A．地址寄存器的位数 B．数据寄存器的位数
C．读写电路的个数 D．译码器的输出线
246.一个1M×16bit的RAM芯片，该芯片的地址输入线有（ C ）。
A．10根 B．16根 C．20根 D．38根
247.若采用地址复用技术，除了电源线和地线外，一个1M×8bit RAM存储芯片的地址输入线有（ B ）。
A．8根 B．10根 C．20根 D．30根
248.如果计算机断电，则（ C ）中的数据会丢失。
A．ROM B．EPROM C．RAM D．CDROM
249.与3.5英寸软盘相比，U盘的优点是（ D ）。
A．体积小、容量小、速度快 B．体积大、容量小、速度慢
C．体积小、容量大、速度慢 D．体积小、容量大、速度快
250.下面关于Cache（高速缓冲存储器）的叙述，（ D ）是错误的。
A．在体系结构上，Cache存储器位于主存与CPU之间
B．Cache存储器存储的内容是主存部分内容的拷贝
C．使用Cache存储器并不能扩大主存的容量
D．Cache的命中率只与其容量相关
251.在外设接口中，状态寄存器的作用是（ C ）。
A．存放CPU给外设的操作命令 B．存放外设给CPU的操作信号
C．存放外设的工作状态 D．存放CPU的工作状态
252.以下关于CPU与主存之间增加高速缓存（Cache）的叙述中，错误的是（ A ）。
A．Cache扩充了主存储器的容量
B．Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响
C．Cache的有效性是利用了对主存储器访问的局部性特性
D．Cache中通常保存着主存储器中部分内容的一份副本
253.微机启动时使用的有关计算机硬件配置的重要参数保存在（ B ）中。
A．Cache B．CMOS C．RAM D．CD-ROM
254.存储器的字线是（ C ）。
A．存储体与读写电路连接的数据线。它们通过读写电路传送或接收数据寄存器的信息。
B．存储器的数据线。其线数正好与数据寄存器的位数相对应
C．经地址译码器译码之后的存储单元的地址线
D．以上三种说法都不对
255.目前普遍使用的微型计算机采用的电路是（ D ）。
A．电子管 B．晶体管 C．集成电路 D．超大规模集成电路
256.奇偶校验码能够（ A ）。
A．发现1位错误 B．发现2位错误 C．纠正1位错误 D．纠正2位错误
257.在ROM存储器中必须有（ C ）电路。
A．数据写入 B．再生 C．地址译码 D．刷新
258.高速缓冲存储器Cache（ B ）
A．是为解决CPU和SRAM之间的速度匹配而采用的一项重要技术；
B．是发挥CPU高速高效的性能而设置的一种高速小容量缓冲存储器；
C．存取速度要比主存慢；
D．功能由硬件和软件共同实现。
260.使用（ B ）技术，计算机的微处理器可以在完成一条指令前就开始执行下一条指令。
A．迭代 B．流水线 C．面向对象 D．中间件
261.计算机中数据输入输出的控制方式有多种，“中断”方式的优点不包括（ D ）。
A．I/O与CPU并行处理 B．并行处理多种I/O
C．实时响应突发事件 D．批量传送数据
262.在计算机系统中常用的输入/输出方式有无条件传送、中断、程序查询和DMA等，采用（ B ）方式，数据在传输过程中不需要CPU参与工作。
A．中断 B．DMA C．程序查询 D．无条件传送
263.堆栈最常用于（ C ）。
A．实现数据循环移位 B．实现程序转移
C．保护被中断程序的现场 D．数据的输入输出缓冲存储器
264.执行完中断服务程序后应该恢复现场和断点，为此在程序中断处理过程中此时首先必须（ D ）。
A．恢复断点 B．恢复现场 C．开中断 D．关中断
265.在外设接口中，控制器的作用是（ A ）。
A．存放CPU给外设的操作命令 B．存放外设给CPU的操作信号
C．存放外设的工作状态 D．存放CPU的工作状态
266.在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一块的位置上，则这种方法称为（ A ）。
A．全相联映射 B．直接映射 C．组相连映射 D．混合映射
267.电源故障中断属于（ A ）。
A．不可屏蔽中断 B．控制台中断 C．I/O设备中断 D．可屏蔽中断
268.在页式虚拟存储器中为了提高主存的命中率，可以采取的措施是（ A ）。
A．增大主存容量 B．增大辅存容量
C．增大cache容量 D．将LRU替换算法改为FIFO替换算法
269.常用的虚拟存储器系统由（ B ）两级存储器组成。
A．Cache-主存 B．主存-辅存 C．Cache-辅存 D．通用寄存器-Cache
270.虚拟存储器和cache存储器在以下（ D ）方面相同
A．主要功能 B．传送信息块长度
C．访问速度 D．基于程序局部性原理
271.以下存储器属于非易失性的是（ C ）
A．静态存储器 B．MOS电路存储器
C．只读存储器 D．半导体存储器
272.在程序中断处理过程中，实现关中断功能的触发器是（ B ）。
A．中断触发器 B．中断允许触发器
C．中断屏蔽触发器 D．就绪触发器
273.若一外围设备采用的是DMA输入输出方式，那么该外设的数据传送是（ C ）。
A．由程序控制来完成 B．由程序中断来完成
C．外设与主存直接交换 D．外设与CPU直接交换
274.系统总线中地址线的功用是（ C ）。
A．用于选择主存单元
B．用于选择进行信息传输的设备
C．用于选择主存单元和I/O设备接口电路地址
D．用于传送主存物理地址和逻辑地址
275.下面关于DMA输入输出方式的描述正确的是（ C ）。
A．在数据传送过程中，需要进行保存现场、恢复现场之类的工作；
B．CPU需要进行取指令、取数、送数等操作；
C．内存地址修改、传送字个数的计数等是用硬件线路直接实现的；
D．硬件线路比较简单。
276.下面关于DMA输入输出方式的描述正确的是（ A ）。
A．DMA方式能满足高速I/O设备的要求，也有利于CPU效率的发挥；
B．硬件线路比较简单；
C．在数据传送过程中，需要进行保存现场、恢复现场之类的工作；
D．CPU需要进行取指令、取数、送数等操作。
277.DMA传送控制的周期挪用法一般适用于（ A ）的情况。
A．I/O设备读写周期大于内存存储周期
B．CPU工作周期比内存周期长很多
C．I/O设备读写周期小于内存存储周期
D．CPU工作周期比内存存储周期小很多
278.下列部件或设备相互之间可采用DMA建立直接数据通路进行数据交换的是（ B ）。
A．CPU与外围设备 B．主存与外围设备
C．外围设备与外围设备 D．CPU与主存
279.系统总线中控制线的功能是（ A ）。
A．提供主存、I/O接口设备的控制信号和响应信号
B．提供数据信息
C．提供时序信号
D．提供主存、I/O接口设备的响应信号
280.接口是连接外围设备与计算机主机之间的桥梁，以下关于接口功能的叙述中，错误的是（ B ）。
A．接口应该具备数据转换的功能，例如串行数据与并行数据的相互转换
B．接口应该执行中断处理程序实现数据的输入/输出
C．接口应该监视外设的工作状态并保存状态信息供CPU使用
D．接口应该具备数据缓冲的功能，以协调部件之间的速度差异
281.浮点加法运算时尾数求和的结果为10.01000010，那么经规格化后的尾数为（ A ）。
A．11.00100001 B．00.10000100 C．11.00001000 D．00.10010000
282.在定点二进制运算中，减法运算一般通过（ B ）来实现。
A．原码运算的二进制减法器 B．补码运算的二进制减法器
C．补码运算的十进制加法器 D．补码运算的二进制加法器
283.下列说法中正确的是（ C ）。
A．采用变形补码进行加减法运算可以避免溢出
B．只有定点数运算才有可能溢出，浮点运算不会溢出
C．只有带符号数的运算才有可能溢出
D．只有将两个正数相加时才有可能溢出
284.在定点数运算中产生溢出的原因是（ C ）。
A．运算过程中最高位产生了进位或借位
B．参加运算的操作超出了机器的表示范围
C．运算结果的操作数超出了机器的表示范围
D．寄存器的位数太少，不得不舍弃最低有效位
285.十六进制数CC所对应的八进制数为（ A ）。
A．314 B．630 C．1414 D．3030

二、简答题

43.请写出8位定点原码整数中能表示的最大正数、最小正数、最大负数和最小负数的机器数形式，并用十进制表示其数值范围。
答：最大正数=01111111，最小正数=00000001
最大负数=10000001，最小负数=11111111
数值表示范围：负的2的7次方减1～正的2的7次方加1
44.定点数的补码加减法运算如何判断溢出？
答：补码加减法运算判断溢出的条件如下：
（1）符号相同两数相加，结果符号与加数（或被加数）的符合不同，为溢出；
（2）采用双符号位，即正数的符号位位00，负数的符号位为11，符号位参与运算，相加结果的两个符号位不同为溢出，10为负溢出，01为正溢出。
45.只读存储器有哪些形式？分别有什么特点？
答：只读存储器有以下几种形式：
①只读存储器有：掩模ROM（MROM）：信息制作在芯片中，不可更改；
②可编程ROM（PROM）：允许一次编程，此后不可更改；
③可擦除ROM（EPROM）：用紫外光擦除，擦除后可编程，并允许用户多次擦除和编程；
④电抹可编程 EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写；
⑤Flash Memory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除。
46.在计算机的主存中，常常设置一定的ROM区，试说明设置ROM区的目的。
答：计算机加电时，需要执行一段程序和设置一些初始数据，如果这些程序和数据放在RAM区，那么断电后会丢失，所以把它放在ROM区。至于ROM区的大小则由操作系统决定，可以将操作系统中很小一段程序保存在ROM中，加电启动计算机后依靠这段程序将操作系统由磁盘调入主存。
47.设运算器某寄存器的内容为11110000，进位C＝0，今分别执行以下移位操作：
逻辑左移、算术左移、循环左移（带进位）、逻辑右移、算术右移、循环右移（带进位），
请写出执行移位指令后C与寄存器的内容。
答： C 寄存器
移位前： 0 11110000
逻辑左移： 0 11100000
算术左移： 0 11100000
循环左移（带进位）： 1 11100000
逻辑右移： 0 01111000
算术右移： 0 11111000
循环右移（带进位）： 0 01111000
48.试根据8位寄存器的初始内容以及相应的移位操作，分别写出操作后该寄存器的内容，并分别填补到下表的空缺（1）至（4）中。
移位前寄存器的内容 移位操作 移位后寄存器的内容
11111111 算术左移一位 （1）
11101011 算术右移一位 （2）
01011011 逻辑左移一位 （3）
01011011 小循环右移一位 （4）
答：
49.什么是指令？什么是指令系统？
答：由操作码和地址码组成，能由计算机硬件执行其规定操作的一条命令，称之为指令。
指令和数据在计算机中都是以二进制代码形式表示的，不同的操作码代表不同的指令。通常在一台计算机中有几十条乃至几百条指令。计算机中所有指令的集合称之为指令集或指令系统。
50.一条指令包含那些信息？
答：（1）操作码：指定操作内容，例如执行加法运算或控制程序流转移等；
（2）操作数来源：指定操作数或操作数的地址；
（3）操作结果地址：保存处理结果的地址；
（4）下一条执行的指令地址：在大多数情况下，程序是顺序执行的，此时不需要指出下一条指令的地址，仅当执行改变程序流的转移类指令时，需要给出下一条执行的指令地址。
51.什么是指令的立即寻址方式？说明其经常的用途。
答：(1)指令中直接给出了操作数（或指令格式为：OP立即数）
(2)立即寻址方式可用来提供常数，设置初值等。
52.在指令的寻址方式中，设Rx为变址寄存器，Rb为基址寄存器，PC为程序计数器。试根据下表中各种寻址方式下有效地址（E）的算式，写出相应的寻址方式名称。
寻址方式名称 有效地址算式
E＝D
E＝（D）
E＝（PC）±D
E＝（Rx）＋D
E＝(Rb)＋D
答：
寻址方式名称 有效地址算式
立即数寻址 E＝D
直接寻址 E＝（D）
相对寻址 E＝（PC）±D
变址寻址 E＝（Rx）＋D
基址寻址 E＝(Rb)＋D
53.计算机中常用的寻址方式有哪些？其中哪些寻址速度较快？哪些速度较慢？
答：常用的寻址方式有：立即数寻址、直接寻址、间接寻址、寄存器直接寻址、寄存器间接寻址、基址寻址、变址寻址、相对寻址。
其中，立即数寻址方式速度最快，其次是寄存器直接寻址、直接寻址、寄存器间接寻址、间接寻址；
基址寻址、变址寻址和相对寻址方式因为要通过加法运算才能得到数据的有效地址，因此速度比较慢一些。
54.指令兼容有哪些的优缺点？什么是向上兼容？
答：最主要优点：软件兼容；最主要缺点：指令字设计不尽合理，指令系统过于庞大。
向上兼容：新机器可以兼容旧机器的所有软件，但旧机器不能兼容新机器上开发的软件。
55.什么是指令系统兼容和指令系统向上兼容？讨论兼容的优缺点。
答：两种计算机的指令系统完全相同，称之为指令系统兼容。
在研制系列计算机的新型号或高档产品时，指令系统可以有较大的扩充，但仍保留原来机种的全部指令，称之为指令系统向上兼容。
兼容机的软件可以相互交互使用，因此软件也是兼容的。指令系统向上兼容则可将原有软件不作修改就可再新型号或高档产品上继续运行，称之为软件向上兼容。其优点是可以保护用户在软件上的投资，缺点是指令系统越来越庞大，新机种要保留原有机种的全部指令，即使是这些指令在新编写的程序中根本不使用。
56.RISC指令系统有何特点？
答：指令种类少，选用使用频率比较高的指令，指令功能较简单，指令长度固定，指令格式种类少，寻址方式种类少。CPU中设置较多的寄存器。一般指令的操作数都在寄存器中，只有load和store指令访问存储器，可以减少访存次数。
57.讨论RISC和CISC在指令系统方面的主要差别。
答：（1）优先选取使用频率最高的一些简单指令，以及一些很有用但不复杂的指令。避免复杂指令。
（2）指令长度固定，指令格式种类少，寻址方式种类少。指令之间各字段的划分比较一致，各字段的功能也比较规整。
（3）只有取数/存数指令（load/store）访问存储器，其余指令的操作都在寄存器之间进行。
（4）CPU中通用寄存器数量相当多。算术逻辑运算指令的操作数都在通用寄存器中存取。
58.简答CPU控制执行一条ADD指令的过程。
答：CPU控制执行一条ADD指令的过程为：首先将程序计数器PC的内容送到地址寄存器AR中；程序计数器内容加1，为取下一条指令做好准备；地址寄存器内容被放到地址总线上；所选存储单元的内容经过数据总线，传送到数据缓冲寄存器DR；缓冲寄存器的内容传送到指令寄存器IR；指令寄存器中的操作码被译码或测试；CPU识别出指令ADD；CPU将指令寄存器中的地址码部分装入到地址寄存器；将地址寄存器中的操作数的地址发送到地址总线上；由存储单元读出操作数，并经过数据总线传送到数据缓冲寄存器。执行加操作：由数据缓冲寄存器来的操作数送往ALU的一个输入端，已等候在累加器内的另一个操作数送往ALU的另一个输入端，于是ALU将两数相加，并将结果保存到累加寄存器中，同时置状态寄存器。
59.如果一条指令的执行过程分为取指令、指令分析、指令执行3个子过程，且这3个子过程的延迟时间都相等，图1和图2分别指出指令的顺序执行方式和指令的流水执行方式，请分析这两种执行方式的特点及优缺点。

答：顺序方式：
特点：各指令是顺序执行的，一条指令执行结束后另一条指令才可执行；
优点：控制简单；
缺点：速度慢。
流水方式：指令与指令之间存在并行执行部分，虽不能缩短一条指令的执行时间，但可缩短一段指令的执行时间。另外，存在资源相关、数据相关及控制相关问题。
优点：速度快；
缺点：控制复制，存在资源相关、数据相关及控制相关问题。
60.一条加法指令的指令格式如下图所示：

其中，rs，rd，rs1为通用寄存器地址；imm（或disp）为立即数（或位移量）。
加法指令执行功能：将寄存器（rs）中的一个数与存储器中的一个数（其地址为（rs1）+disp）相加，结果放在寄存器rd中，rs与rd为同一个寄存器。
该加法指令的执行需要四个机器周期，其时间安排如下图：

请分析该加法指令执行的全过程。
答：加法指令的执行过程为：
（1）取指令：
a）根据程序计数器PC的值，到存储器中取指令，并将指令送入指令寄存器中；
b）在指令寄存器中，指令被分为操作码和地址码两部分，操作码部分送入指令译码器进行译码；
c）程序计数器PC+1，为取下一条指令做好准备。
（2）计算操作数地址：
a）将rs1寄存器的内容与disp送入ALU进行加法运算；
b）相加所得结果为操作数的有效地址，将有效地址送入地址寄存器。
（3）到存储器取数：
a）将地址寄存器的内容送入地址总线；
b）从存储器中取出操作数送入数据寄存器。
（4）进行加法运算：
a）将rs的内容和数据寄存器中的数据送入ALU进行加法运算；
b）将运算结果送入结果寄存器（rd），置状态寄存器的状态位。
61.CPU中有哪些主要的寄存器？
答：数据缓冲寄存器(DR)、指令寄存器(IR)、程序计数器(PC)、地址寄存器(AR)、累加器寄存器(AC)与通用寄存器、状态寄存器(或PSW)
62.CPU结构如下图所示，其中有一个累加寄存器AC、一个状态条件寄存器和其它4个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。要求：
（1）标明图中a，b，c，d这4个寄存器的名称。
（2）简述指令从主存取出到产生控制信号的数据通路。
（3）简述数据在运算器和主存之间进行存/取访问的数据通路。

答：（1）已知AC为累加器，ALU为算术逻辑运算部件。其输入的2个数来源为（AC）和（a）。运算结果送AC。主存M与CPU之间的连线有地址线与数据线，其中地址线的信息仅从CPU传送到主存，数据则允许双方向传送，由此可见，a与c分别是主存的数据寄存器MDR和地址寄存器MAR。MDR和MAR一般设置在主存中。在CPU中必须有一个程序计数器PC和指令寄存器IR。PC送地址到地址寄存器，并有自动+1的功能，因此d寄存器为PC。IR接收从主存来的指令，并控制微操作信号发生器，因此b寄存器是IR。IR向PC传送的是转移地址（当转移时，IR的地址码字段存放的是转移地址）。
（2）指令地址从d（PC）送到c（地址寄存器MAR），数据从主存送到b（指令寄存器IR）。
（3）读写地址由b（IR的地址段）→c（地址寄存器MAR），读时数据从主存→a（MDR）→ALU→AC；写时数据从AC→a（MDR）→主存。
63.程序和微程序、机器指令和微指令、主存储器和控制存储器这几个概念有何区别？
答：（1）程序和微程序。程序是由程序员编写的，由指令组成，而微程序是用来控制指令的执行，它是由微指令组成的。
（2）机器指令和微指令。机器指令是把程序员编写的程序经编译后成为机器能执行的以二进制码形式表示的指令；在微程序控制的计算机中通过执行一串微指令完成一条机器指令的功能。
（3）主存储器和控制存储器。主存储器用来存放程序和数据。在运行程序时，CPU从主存储器取指令和存取数据，一般由随即存储器RAM组成。控制存储器用来存放微程序，用以解释指令的执行，一般由只读存储器ROM组成。
64.微程序控制器与硬布线控制器相比较的主要优缺点是什么？
答：微程序设计方法类似于程序，其优点是容易设计、容易修改、容易排除错误，从而方便地实现操作复杂地指令和实现新功能、增加新指令、缩短设计周期，但是由于实现一条指令要多次从控制存储器取微指令，所以处理一条指令地速度没有硬布线控制器快。
硬布线控制器在设计复杂指令系统的计算机时比较难，因为需要写出各个操作命令的表达式，又经过了简化，假如发现设计有错，修改起来极为困难，导致设计周期的延长，而且很难更改指令的功能或增加新指令。
由于以上特点RISC采用硬布线控制器，CISC采用微程序控制器。
65.由M1、M2构成的二级存储体系中，若CPU访问的内容已在M1中，则其存取速度为T1；若不在M1中，其存取速度为T2.现设H为命中率（CPU能从M1中直接获取信息的比率），问：
（1）该存储体系的平均存取时间TA的计算公式是什么？
（2）命中率H越大，TA越接近于哪一级存储器速度？
答：（1）TA＝H×T1＋（1－H）×T2
（2）H越大，1-H越小，故TA越接近M1的存取速度T1
66.采用存储器的分级结构如何解决了存储器的三大因素之间的矛盾？
答：存储器的分级结构使得主－辅两级存储结构建立在存储器件分级且存储信息性质分级的基础上；主存容量因其价格受到限制，设立了大容量辅存解决了在尽可能低的价格下的容量问题；大容量的低速辅助存储器可以通过高速主存与CPU交换信息，不仅使计算机得到合理分配，而且CPU的高速效能仍能得到充分发挥；主－辅两级存储结构形成一个整体，速度接近于主存，容量是辅存，价格接近辅存，可以较好地统一协调了容量、速度、价格三者之间的矛盾。
67.请比较说明三级存储体系中cache—主存和主存—辅存这两个存储层次的相同点和不同点。
答：在cache和主存之间及主存和辅存之间分别有辅助硬件及辅助软硬件负责信息的调度，以便各级存储器能够组成有机的三级存储体系。cache和主存构成了系统的内存，而主存和辅存依靠辅助软硬件的支持构成了虚拟存储器。
相同点：
出发点相同：二者都是为了提高存储系统的性能价格比而构造的层次性存储体系，都力图使存储系统的性能接近高速存储器，而价格接近低速存储器；
原理相同：都是利用了程序运行时的局部性原理，把最近常用的信息块从相对低速而大容量的存储器调入相对高速而小容量的存储器。
不同点：
目的不尽相同：cache主要解决主存与CPU的速度差异问题；儿辅存主要解决存储容量问题；
数据通路不同：CPU与cache和主存直接均有直接访问通路，cache不命中时可直接忙问主存；而辅存与CPU之间不存在直接的数据通路，当主存不命中时只能通过调页解决，CPU最终还是要访问主存；
透明性不同：cache的管理完全由硬件完成，对系统程序员和应用程序员均透明；虚拟管理由软件（操作系统）和硬件共同完成，对系统程序员不透明，对应用程序员透明；
对未命中的敏感度不同：由于主存的存取时间是cache的5—10倍，而辅存的存取时间是主存的上千倍，故虚存未命中时更敏感，系统性能损失更大。
68.在计算机中为何设置多层次的存储系统？经常可见的三层存储系统的情况如何？
答：随着计算机应用、操作系统和CPU的发展，主存储器的速度和容量已跟不上客观的要求，因此希望在计算机的体系结构上有所突破。衡量计算机存储器有3个指标：速度、容量和价格/位。一般来讲，速度高的存储器，价格/位也高，在计算机中安装有多种类型存储器，相互配合，可以取得较理想的综合指标。
由于CPU和主存之间存在一定的速度差异，为了弥补主存速度的不足，在CPU和主存之间设置了高速缓冲存储器（Cache），以此来解决主存存取速度的不足。由于主存的容量有限，因此设置了辅助存储器，来弥补主存容量的不足。于是就构成了三层次的存储系统：cache-主存储器-辅助存储器。
在三层存储系统中，CPU取指或取数时，先访问Cache，如果指令或数据不在Cache中，再到主存中去取，取来后同时送CPU和Cache；如果指令或数据在Cache中，则从Cache中取，不再访问主存；如果指令或数据也不在主存中，则由操作系统将包含所需指令或数据的信息块调到主存，然后再执行取指或取数据操作。
三层次存储系统在理想情况下，其最高速度取决于Cache的速度，而其存储容量则由辅助存储器决定，系统的价格/位接近于辅存的价格/位。
69.多级存储体系中，
（1）引入Cache是为了解决什么问题？
（2）引入Cache的理论依据是什么？
（3）采用哪些方法来保证在写入时使Cache与主存两者的内容一致？
答：（1）为了解决主存与CPU之间的速度差异，或主存速度不足问题；
（2）理论依据是程序访问的局部性原则；
（3）可以采用写直达法、回写法、主存监控法和设置不可Cache区几种方法。
70.计算机存储系统分哪几个层次？每一层次主要采用什么存储介质？其存储容量和存取速度的相对值如何变化？
答：计算机存储系统层次为：cache――主存――辅存，或：寄存器组――cache――主存――辅存。
存储介质分别为：寄存器――电路；cache――SRAM；主存――DRAM；辅存――磁表面存储
容量由小到大，速度由高到低。
71.为什么DRAM芯片的地址一般要分两次接收？
答：当芯片容量增大时，其地址线数量相应增加，分两次接收地址可将地址线的数量减少一半。引出端多，芯片面积大。
72.什么是虚拟存储器？
答：操作系统的形成和发展有可能让程序员摆脱主存和辅存之间数据调度问题的困扰，在“辅助硬件”的配合下，通过软件和硬件相结合，把主存和辅存统一成了一个整体，在系统中，应用程序员可用机器指令地址码对整个程序统一编址，如同程序员具有对应这个地址码宽度的全部空间一样。该空间可以比主存实际空间大得多，以致可以存得下整个程序。这种指令地址码称为虚拟地址或逻辑地址，其对应的存储容量称为虚存容量或虚存空间；而把实际主存的地址称为物理地址、实（存）地址，其对应的存储容量称为主存容量、实存容量或实（主）存空间。
73.什么是Cache的命中率？
答：在Cache—主存储器—辅助存储器的三级存储系统中，当CPU访问存储器时，如果被访问的对象在Cache中，叫做命中，Cache命中的次数与访问存储器总次数的比例称为Cache命中率。
当CPU访问存储器时，如果被访问的对象在主存中，叫做存储器命中，否则需启动操作系统，将有关的页面（页式管理或段页式管理）或段（段式管理）从辅存调入主存。
由于存储的局部性原理的存在，Cache的命中率和存储器的命中率都是很高的。
74.Cache的写入方法有哪机种？
答：Cache中保持的字块是主存中相应字块的一个副本，如果要对该字块进行写操作，就会遇到如何保持Cache与主存数据的一致性问题。
当命中的情况下，有两种写入方法：
（1）写回法：暂时只向Cache写入，并用修改标志加以标注，直到经过修改的字块从Cache中被替换出来时才修改（写入）主存。其优点是某些中间结果可暂时保存着Cache中，减少访问主存的次数。其缺点是Cache中的数据可能与其相应主存中的数据不一致，这样在取数命中时要检查Cache的修改标志（当DMA外部设备访问存储器时），以确定是从Cache取数或者是从存储器取数。
（2）写直达法：同时写入Cache和主存。其优缺点正好和写回法相反。由于每次写入时无论是否命中，都要向主存写入，其结果相当于降低了数据的命中率。
当不命中的情况下，或者外部设备向存储器写入时，往往只写入主存，不写入Cache。
75.Cache的命中率与哪些因素有关？
答：在其它因素不变的情况下，cache容量大，命中率高；
块的大小要适中，其对命中率的影响与执行的程序有关；
在地址映像方面，全相联的命中率最高，但因所需硬件太多，一般不采用，直接映像命中率最低，但是简单，比较理想的是组相联；
在替换算法方面，LRU替换算法的命中率高于FIFO或随机替换算法。
76.虚拟存储器的主要特点是什么？
答：（1）用户可以用比主存大得多的存储空间编写程序，而不必考虑如何在主存和辅存中传递数据；
（2）CPU每次访存时，都要经过虚拟地址转换成物理地址的过程。如果访存内容不在主存中，计算机会自动将数据块从辅存调到主存。主存被替换时要注意该数据块是否被写入（或）修改过，是的话要先将其内容写入辅存，然后再被替换。
（3）上述过程是在软件（操作系统）和硬件配合下完成的，对用户是透明的。
77.下表中所示的是运行过程中一个虚拟存储器与主存之间的地址对应表。请问：
（1）逻辑地址代码的页号为010的某个数据，在主存中能否找到？若能找到，其物理地址代码的页号是什么？
（2）若有一个数据的逻辑页号为100，另一个数据的逻辑页号为101。则这两个数据现在是否都存入主存的页号为10的存区中？
逻辑地址代码的页号为010的某个数据，在主存中能否找到
答：（1）在主存中能找到，其物理地址代码的页号是11；
（2）不是，只有逻辑页号为100的数据存入主存页号为10的存区中。
78.设虚拟存储器的地址对应表如下表。试问：
（1）若有一数据的逻辑地址的页号为001，那么该数据在内存中能找得到吗？如能，其物理页号是多少？
（2）若另一数据的逻辑地址的页号为010，那么该数据在内存中能找得到吗？如能，其物理页号是多少？
（3）若内存中某数据的物理页号是11，那么其逻辑页号应是多少？
逻辑页号 有效位 物理页号
000 0 01
001 1 10
010 0 00
011 0 11
100 1 00
101 0 10
110 1 11
111 1 01
答：（1）能找到，其物理页号为10；
（2）不能找到；
（3）其逻辑页号为110。
79.下表中所示的是运行过程中一个虚拟存储器与主存之间的地址对应表。
（1）如逻辑地址代码为1011010101010的数据，在主存中能否找到？若能找到，其物理地址代码是什么？
（2）如逻辑地址代码为1100101010101的数据，在主存中能否找到？若能找到，其物理地址代码是什么？
（3）物理地址代码为110100100100的数据，其逻辑地址代码是什么？
逻辑页号 有效位 物理页号
000 0 11
001 0 01
010 1 11
011 1 00
100 0 01
101 1 10
110 0 00
111 1 10
答：（1）能找到，其物理地址代码是101010101010；
（2）不能找到；
（3）其逻辑地址代码是0100100100100。
80.试将硬盘、软盘、磁带、光盘等外存的访问时间、数据传输率按大小（或高低）排序，并列出各外存突出的优缺点、适用场合及共同的发展趋势。
答：访问时间由少到多、数据传输率由高到底的顺序，都是硬盘、光盘、软盘、磁带；
突出的优点：硬盘速度快，光盘和软盘盘片可替换，磁带容量大、便宜且磁带可替换；
适用场合：硬盘是主存的后援，光盘存资料、文献档案，支持多媒体技术，磁带做为海量后备，软盘用于输入输出传递及小容量备份。
81.以下六种常用的存储器，寄存器组、主存、高速缓存cache、磁带存储器、软磁盘和硬磁盘，请回答下列问题：
（1）按存储容量排出顺序（从小到大）
（2）按读写时间排出顺序（从快到慢）
答：（1）按存储容量排出顺序（从小到大）：
寄存器组――cache――主存、软磁盘――硬盘――磁带
（2）按读写时间排出顺序（从快到慢）
寄存器组――cache――主存――硬盘――软磁盘－―磁带
82.在输入输出系统的发展中出现了哪几种输入输出方式？其中哪些主要由软件来实现？哪些由硬件来实现？
答：输入输出方式的发展大致分为五种方式，即：程序控制的输入输出方式、中断方式、DMA方式、输入输出通道方式和I/O处理机方式。其中程序控制的输入输出方式和中断方式由软件来实现；DMA方式、输入输出通道方式和I/O处理机方式由硬件来实现。一般小型机和微机采用前3种方式，大型机采用I/O通道控制方式或外围处理机方式。
83.输入输出接口的基本功能是什么？
答：(1)数据缓冲，使主机与外围设备速度匹配。
(2)数据格式转换。
(3)提供外围设备和接口的状态供CPU读取，以便了解外围设备的工作情况。
(4)实现主机与外围设备的通信联络。
84.在I/O系统中试比较程序直接控制方式与程序中断方式的优缺点。
答：(1)程序直接控制方式
优点：硬设备接口少，控制简单。
缺点：并行性差，效率低；无法处理错误或异常事件。
(2)中断方式
优点：CPU与I/O设备并行工作，提高了效率；
可处理异常事件，提高了机器的可靠性。多台外设可并行工作。
缺点：控制相应复杂一些，不能处理高速数据块的传送。
85.中断控制输入输出较程序控制的输入输出有什么改进？
答：程序控制输入输出方式外部设备的启动、停止等工作全部由CPU通过程序控制。外部设备和CPU不能同时工作，各外部设备之间也不能同时工作。虽然程序易编，程序简单，但系统效率很低。
程序中断的方法在外设的接口中增设了缓冲器，使信息交换在主存和缓冲区之间进行，中央处理机和外部设备可以同时工作。当外部设备做好准备以后再请求中断CPU，因为外部设备的工作速度取决于机械动作，它远比CPU的速度要低，因此CPU可以同时启动多台外部设备使它们同时工作，而由CPU分别处理它们的中断请求，这样初步解决了CPU、主存和外部设备之间的速度匹配问题。
86.CPU响应中断应具备哪些条件？请说明中断处理过程的步骤。
答：响应中断的条件：
（1）在CPU内部设置的“中断屏蔽”触发器必须是开放的；
（2）外设有中断请求，“中断请求”触发器处于“1”状态，保持中断请求信号；
（3）外设（接口）“中断允许”触发器必须为“1”；
（4）CPU完成当前指令的执行。
中断处理过程的步骤：
关中断；
保存断点、保存现场；
判断中断条件转入中断服务程序；
开中断；
执行中断服务程序；
关中断；
恢复现场、恢复断点；
开中断；
返回断点。
87.请说明中断接口中以下几个触发器的主要作用。
（1）中断请求触发器；
（2）中断屏蔽触发器；
（3）中断允许触发器；
（4）准备就绪状态触发器；
（5）忙状态触发器。
答：中断接口各触发器的主要作用为：
（1）中断请求触发器：暂存中断请求线上由设备发出的中断请求信号。此标志为“1”时表示设备发送了中断请求；
（2）中断屏蔽触发器：CPU是否可以响应中断的标志。中断屏蔽触发器为“0”时，CPU可以响应外界的中断；
（3）中断允许触发器：控制是否允许某设备发出中断请求，为“1”时，某设备可以向CPU发送中断请求；
（4）准备就绪状态触发器：一旦设备做好一次数据的接收或发送，便发送一个设备动作完毕信号，使触发器标志为“1”；
（5）忙状态触发器：该标志为“1”时设备正在工作。
88.在单重中断方式下（即进入中断处理后不再响应其他中断请求），CPU响应中断的步骤是那些？在多重中断方式下CPU相应中断的步骤又是哪些？
答：单重中断方式CPU响应中断的步骤为：
关中断，保存现场，判断中断源，执行与设备有关的中断服务程序，恢复现场，开中断，返回原程序。
多重中断方式CPU响应中断的步骤为：
关中断，保存现场（包括保存原中断屏蔽字并取新屏蔽字），判断中断源，开中断，执行与设备有关的中断服务程序，关中断，恢复现场（包括恢复中断屏蔽字），开中断，返回原程序。
89.下图（1）、（2）、（3）、（4）是程序中断处理过程中进入执行中断服务程序前的几步操作，请分别填入适当内容，并说明其中（4）操作的作用。
（1）；
（2）；
（3）；
（4）；
（4）操作的作用是：
____________________________________________________________________。

答：（1）关中断
（2）保存断点、保存现场
（3）判别中断源，转入中断服务程序
（4）开中断
（4）操作的作用是：允许更高级的中断请求得到响应，实现中断嵌套。
90.在下面框图（1）、（2）、（3）中填入正确的内容，以便完成中断的返回操作，并说明为什么要执行这三个操作？

答：（1）关中断；
说明：进入不可再次响应中断的状态。即使有更高级的中断源申请中断，CPU页不响应。
（2）恢复现场、恢复断点；
说明：恢复原程序中断时的程序计数器PC的值及CPU中某些寄存器的值。
（3）开中断；
说明：重新进入可以响应中断的状态。
91.某计算机系统共有五级中断，其中断响应优先级从高到低为1–>2–>3–>4–>5。但操作系统的中断处理部分作如下规定：处理1级中断时屏蔽2、3、4和5级中断；处理2级中断时屏蔽3、4、5级中断，处理4级中断时不屏蔽其它中断；处理3级中断时屏蔽4和5级中断；处理5级中断时屏蔽4级中断。
试问中断处理优先级（从高到低）是什么？
答：中断处理优先级从高到低是：1–>2–>3–>5–>4
92.单总线结构有何特点？计算机中采用多总线结构的主要原因何在？
答：单总线的特点：分时性和共享性。单总线具有结构简单便于扩充等优点。但由于所有数据的传送都通过这一共享的总线，因此在此处可能成为计算机的瓶颈。另外也不允许两个以上模块在同一时刻交换信息，这对提高系统效率和充分利用子系统都是不利的。为了提高数据传输率，并解决I/O设备和CPU、主存之间传送速率的差异，解决总线数据传送的“瓶颈”问题，而采用多总线。

三、计算题

1.将二进制数据11101110B转换成八进制数、十进制数和十六进制数。（要求写出详细步骤）
解：356Q，238D，EEH
2.将二进制数＋1100101B转换为十进制数，并用8421BCD码表示。
解：＋1100101B＝101D，十进制数101的8421BCD码为：0001 0000 0001
3.今有两数00100110和01000111，求两数之和。
（1）两数都是二进制码，结果用十进制表示；
（2）两数都是BCD码，结果用十进制表示。
解：（1）二进制码相加：00100110＋01000111＝01101101
用十进制表示的结果：＝64＋32＋8＋4＋1＝109。
（2）BCD码相加：0010 0110＋0100 0111＝0110 1101
进行＋6修正：0110 1101＋0110＝0111 0011
用十进制表示的结果：＝73。
4.x＝－0.1011，y＝－0.1100，用两种运算方法判断x＋y是否溢出。
解：①采用单符号位操作检测方法：[x]补＝1.0101，[y]补＝1.0100
1.0101
+ 1.0100
0.1001
两个数均为负数，相加结果为正数，结果与两个操作数符号不一致，结果溢出。
②采用变形码操作检测方法：[x]补＝11.0101，[y]补＝11.0100
11.0101
+ 11.0100
10.1001
符号位的代码是10，两个符号位的代码不一致，表示运算结果溢出。
5.x＝＋0.1011，y＝＋0.1101，用两种运算方法判断x＋y是否溢出。
解：①采用单符号位操作检测方法：[x]补＝0.1011，[y]补＝0.1101
0.1011
+ 0.1101
1.1000
两个数均为正数，相加结果为负数，结果与两个操作数符号不一致，结果溢出。
②采用变形码操作检测方法：[x]补＝00.1011，[y]补＝00.1101
00.1011
+ 00.1101
01.1000
符号位的代码是01，两个符号位的代码不一致，表示运算结果溢出。
6.已知x＝－0.1011，y＝0.0101，要求用补码减法计算x－y＝？，并给出计算过程，同时指出计算结果是否溢出？
解：(1)X补=1.0101
(2)(-y)补=1.1011
(3)(x-y)补=x补+(-y)补=1.0101+1.1011=1.0000
x-y=-1
(4)没有溢出
7.对数据+10110B作规格化浮点数的编码，假定其中阶码采用5位补码（包括阶符1位），尾数采用11位补码（包括尾符1位），底数是2。请写出该数的规格化形式。
解：10110B＝0.10110B×25（或0.10110B×2＋0101B）
浮点格式为：0 0101 0 1011000000
8.已知x＝＋0.1001，y＝－0.0111，用补码一位乘法（布斯算法）计算x×y＝？
解：x×y＝－0.00111111
9.已知x＝＋0.1101，y＝－0.1011，用补码一位乘法（布斯算法）计算x×y＝？
解：x×y＝－0.10001111
10.已知x＝－0.0101，y＝－0.0011，用补码一位乘法（布斯算法）计算x×y＝？
解：x×y＝0.00001111
14.已知X=2010·0.11011011,Y=2100·(－0.10101100)，求X+Y。
解：X+Y=2011·(－0.11101010)
15.今有以下两浮点数X和Y，阶码和尾数均以补码表示，已知：
X的阶码为0010，尾数为0.1001；Y的阶码为1101，尾数为1.0111。
求X×Y之值。
解：（1）阶码相加：0010＋1101＝1111
（2）尾数相乘：X尾×Y尾＝－0.01010001，或[X尾×Y尾]补＝1.10101111
（3）向左规格化，左移1位，阶码－1
乘积的阶码＝阶码－1＝1111－1＝1110（补码）
乘积的尾数＝1.01011110
（4）舍入（取4位结果）：1.0101＋0.0001＝1.0110（补码）
结果：阶码1110，尾数1.0110，均已补码表示。
16.设十进制数X =（+128.75）×2-10
（1）若(Y)2 = (X)10，用定点数表示Y值。
（2）设用21个二进制位表示浮点数，阶码用5位，其中阶符用1位；尾数用16位，其中符号用1位。阶码的基数为2.写出阶码和尾数均用原码表示的Y的机器数。
（3）写出阶码和尾数均用反码表示的Y的机器数。
（4）写出阶码和尾数均用补码表示的Y的机器数。
解：（1）Y = +10000000.11×2-10 = 0.001000000011 = 0.1000000011×2-2
（2）原码表示形式： 尾符 阶符 阶码 尾数
0 1 0010 100000001100000
（3）反码表示形式： 尾符 阶符 阶码 尾数
0 1 1101 100000001100000
（4）补码表示形式： 尾符 阶符 阶码 尾数
0 1 1110 100000001100000

17.假设指令中地址码的值是1000，寄存器R中的数值是1000，地址为1000的存储器中存储的数据为2000，地址为2000的存储单元中存储的数据是3000，PC的值是4000，说出下述各寻址方式取得的数据是什么？
（1）直接寻址； （2）寄存器寻址；
（3）寄存器间接寻址； （4）存储器间接寻址；
（5）立即数寻址。
答：（1）直接寻址：2000； （2）寄存器寻址：1000；
（3）寄存器间接寻址：2000； （4）存储器间接寻址：3000；
（5）立即数寻址：1000。
18.基址寄存器的内容为2000H（H表示十六进制），变址寄存器内容为03A0H，指令的地址码部分是3FH，当前正在执行的指令所在地址为2B00H。
（1）请求出变址编址（考虑基址）和相对编址两种情况的访存有效地址（即实际地址）。
（2）设变址编址用于取数指令，相对编址用于转移指令，存储器内存放的内容如下：
地址 内容
003FH 2300H
2000H 2400H
203FH 2500H
233FH 2600H
23A0H 2700H
23DFH 2800H
2B00H 063FH
请写出从存储器中所取的数据以及转移地址。
（3）若采用直接编址，请写出从存储器取出的数据。
答：（1）变址编址访存有效地址为：2000H＋03A0H＋3FH＝23DFH
相对编址访存有效地址为：2B00H＋3FH＝2B3FH
（2）取出数据为2800H，转移地址为2B3FH
（3）若机内设有基址寄存器，所取数据为2500H
若机内没有基址寄存器，所取数据为2300H
19.有一条相对寻址的无条件转移指令，存于内存的01000000B单元中，指令给出的位移量D=011100B，要求：
（1）计算指令的转移地址
（2）给出取该指令时PC的内容
（3）给出该指令执行结束时PC的内容。
解：（1）转移地址＝（PC）＋D＝01011100B
（2）（PC）＝01000000B
（3）（PC）＝01011100B
20.设有单地址加法指令OP D，其中D为548AH；而(548AH)=32B9H，(32B9H)=3C5DH，(3C5DH)=67E1H，(AC)=2007H。试问：
（1）若OP是立即数寻址加法指令，那么该指令执行后，AC的内容是什么?
（2）若OP是直接寻址加法指令，那么该指令执行后，AC的内容是什么?
（3）若OP是间接寻址加法指令，那么该指令执行后，AC的内容是什么?
解：（1）AC的内容＝(AC)＋548AH＝2007H＋548AH＝7491H
（2）AC的内容＝(AC)＋(548AH)＝2007H＋32B9H＝52C0H
（3）AC的内容＝(AC)＋((548AH))＝2007H＋(32B9H)＝2007H＋3C5DH＝5C64H
21.推算16K×2位双译码器结构存储芯片的存储体阵列的行数和列数；用这种规格芯片组织32K×8存储器。
解：16K＝214，则需要14根地址线；若存储体阵列采用一维编址，则有214行；若存储体阵列采用二维编址，X向7条地址线，Y向7条地址线，则有27行、27列，即128行、128列。

22.设有若干片128K×4位的SRAM芯片，问：
(1) 采用字扩展方法构成1M的存储器需要多少片SRAM芯片？
(2) 该存储器需要多少位地址位？其中片选多少位？片内地址多少位？
(3) 该存储器需要多少位数据总线？
解：（1）该存储器需要1024K/128K = 8片SRAM芯片；
（2）需要20条地址线，因为 1M = 1024K = 220 ，其中高3位用于芯片选择，低17位作为每个存储器芯片的地址输入（128K = 217）；
（3）需要4位数据总线；

23.有若干片1M×8位的SRAM芯片，采用字扩展方法构成4MB存储器，问：
(1) 需要多少片RAM芯片？
(2) 该4MB存储器需要多少地址位？
解：(1) 需要4M/1M = 4片SRAM芯片；(2) 需要22条地址线；
24.设有若干片256K×8位的SRAM芯片，问：
(1) 采用字扩展方法构成2048KB的存储器需要多少片SRAM芯片？
(2) 该存储器需要多少字节地址位？
解：(1)该存储器需要2048K/256K = 8片SRAM芯片；
(2)需要21条地址线，因为221=2048K，其中高3位用于芯片选择，低18位作为每个存储器芯片的地址输入。
25.设有若干片256K×8位的SRAM芯片，问：
(1) 如何构成2048K×32位的存储器？
(2) 需要多少片RAM芯片？
(3) 该存储器需要多少字节地址位？
解：(1)采用字位扩展的方法；(2)需要32片SRAM芯片；(3)需要23条地址线，因为221=2048K，其中高3位用于芯片选择，低18位作为每个存储器芯片的地址输入；每个字32位，即4字节，需要2位地址可以访问到字节。21+2=23位字节地址位。
26.设有若干片16M×8位的SRAM芯片，问：
(1) 如何构成64M×32位的存储器？
(2) 需要多少片RAM芯片？
(3) 该存储器需要多少字节地址位？
(4) 其中片选多少位？片内地址多少位？
解：（1）采用字位扩展的方法；
（2）需要16片SRAM芯片，64/16=4,32/8=4,4*2=16；
（3）需要28条字节地址线，因为64M=226，其中高2位用于芯片选择，低24位作为（4）每个存储器芯片的地址输入。每个字为32位，4字节，需要2位地址才能访问到字节，因此总共需要28位地址；

27.用容量为1MB的存储器芯片，扩展成容量为4MB的存储器，问：
（1）需要多少片1MB的存储器芯片？
（2）应采用何种组织方式？
（3）需要多少位地址线？其中多少位用于访问存储器芯片？多少位用于片选？
答：（1）需要4MB/1MB=4片芯片；
（2）只扩展容量，不扩展字长，应采用串联的组织方式（字扩展方式）；
（3）4MB地址空间需要22位地址线，其中20位地址线用于访问存储器芯片（1MB），另外2位地址线用于片选；

28.用“128K×8位”的SRAM芯片设计一个总容量为“512K×16位”的存储器，既能满足容量上的要求，又能满足字长的要求。问：
（1）需要多少片“128K×8位”的存储器芯片？
（2）应采用何种组织方式？
（3）需要多少位地址线？其中多少位用于访问存储器芯片？多少位用于片选？
答：（1）需要（512K/128K）×（16/8）=4×2=8片芯片；
（2）既要扩展容量，又要扩展字长，应采用字位同时扩展的组织方式；
（3）512K地址空间需要19位地址线，其中17位地址线用于访问存储器芯片（128K），另外2位地址线用于片选。
29.设内存按字节编址，若8K×8bit存储空间的起始地址为7000H，则该存储空间的最大地址编号为多少？
解：内存按字节编址，即内存字长为1字节=8位
8K=213，地址范围从0000000000000_{1111111111111，即0000H}1FFFH
若存储空间的起始地址为7000H，则该存储空间的最大地址编号为7000H+1FFFH=8FFFH
30.若内存按字节编址，用存储容量32K×8bit的存储器芯片构成地址编号A0000H至DFFFFH的内存空间，则至少需要多少片？
解：内存按字节编址，即内存字长为1字节=8位
内存空间地址编号从A0000H至DFFFFH，
则内存空间容量为DFFFFH-A0000H+1=40000H=218=28K
28K/32K=8
31.若内存按字节编址，用存储容量8K×8bit的存储器芯片构成地址编号7000H至EFFFH的内存空间，则至少需要多少片？
解：内存按字节编址，即内存字长为1字节=8位
内存空间地址编号从7000H至EFFFH，
则内存空间容量为EFFFH-7000H+1=8000H=215=25K
25K/8K=4
32.某计算机内存按字节编址，内存地址区域从44000H到6BFFFH。
（1）请问该内存共有多少K字节的存储容量？
（2）若采用16K×4bit的SRAM芯片，构成该内存共需多少片？
解：（1）内存按字节编址，即内存字长为1字节=8位
内存空间地址编号从44000H至6BFFFH，
则内存空间容量为6BFFFH-44000H+1=28000H=160×210=160K
（2）（160K/16K）×（8/4）=20
33.某计算机的字长是32位，其内存容量是1GB，若内存空间按字编址，那么其地址范围是多少？（十六进制表示）
解：0000000~FFFFFFF
34.若一内存地址从4000H到43FFH，请问：该内存共有多少个内存单元？
解：内存空间地址从4000H至43FFH，
则内存空间共有43FFH-4000H+1=400H=210=1024个存储单元
35.要构成4M×8bit的存储器，请问：
（1）若采用256K×8bit的芯片，需多少片？
（2）若采用512K×1bit的芯片，需多少片？
解：（1）4M×1024/256K=16片
（2）（4M×1024/512K）×（8/1）=64片
36.有一个512K×16位的存储器，由64K×1位的RAM芯片构成（芯片内是4个128×128结构），问：
（1）总共需要多少个RAM芯片？
（2）采用分散刷新方式，如单元刷新间隔不超过2ms，则刷新信号的周期是多少？
（3）采用集中刷新方式，设读/写周期T＝0.1μs，存储器刷新一遍最少用多少时间？
答：（1）总共需要（512/64）×16＝128片；
（2）分散刷新的刷新周期＝2ms/128＝15.625μs。
（3）集中刷新一遍的时间＝0.1μs×128＝12.8μs。
37.在CPU执行一段程序的过程中，Cache的存取次数为3800次，由主存完成的存取次数为200次。若Cache的存取周期为5ns，主存的存取周期为25ns，请问：
（1）Cache的命中率为多少？
（2）CPU的平均访问时间为多少ns？
解：（1）3800/（3800+200）=0.95
（2）（5×3800 + 25×200）/4000 = 6ns
38.假设主存容量为“16M×32位”，cache容量为“64K×32位”，主存与cache之间以每块4×32位大小传送数据，若采用地址直接映射方式，问：
（1）主存地址为多少位？其中块内地址为几位？块号为几位地址？主存标记（即组号）为几位地址？
（2）cache地址为多少位？其中块内地址为几位？块号为几位地址？
答：（1）主存：16M存储空间，需要24位地址；
其中，块内4×32的容量需要2位地址；
16M/64K=256组，每组64K/4=16K块，因此，块号为14位（满足16K块的访问）；
主存标记（组号）为8位，满足对256组的访问。
（2）cache：64K×32位，需要16位地址；
其中，块内4×32的容量需要2位地址；
64K/4=16K块，因此，块号为14位。
39.假设主存容量为“16M×32位”，cache容量为“64K×32位”，主存与cache之间以每块4×32位大小传送数据，若采用全相联地址映射方式，问：
（1）主存地址为多少位？其中块内地址为几位？主存标记（即块号）为几位地址？
（2）cache地址为多少位？其中块内地址为几位？块号为几位地址？
答：（1）主存：16M存储空间，需要24位地址；
其中，块内4×32的容量需要2位地址；
16M/4=4M块，因此，主存标记（即块号）为22位（满足对4M块的访问）。
（2）cache：64K×32位，需要16位地址；
其中，块内4×32的容量需要2位地址；
64K/4=16K块，因此，块号为14位。
40.主存储器容量为4MB，虚存容量为1GB，虚拟地址和物理地址各为多少位？根据寻址方式计算出来的有效地址是虚拟地址还是物理地址？如果页面大小为4kB，页表长度是多少？
解：虚存容量＝1GB＝230B，主存容量＝4MB＝222B，所以虚拟地址和物理地址分别为30位和22位；
根据寻址方式计算出来的有效地址是虚拟地址；
4kB＝212B，230B/212B＝218，所以页表长度为218。
41.一个有32位程序地址空间，页面容量为1KB，主存的容量为8MB的存储系统，问：
（1）虚页号字段有多少位？页表将有多少行？
（2）页表的每一行有多少位？页表的容量有多少字节？
解：（1）232B/1KB=222，页表的长度为222 =4M行。
（2）主存的容量为8MB=223B，
主存中页框架的数量有223 / 210 = 213个。
页表中主存页号字段是13位长，加上其它信息将超过16位。
设页表的每一项为16位，页表的容量为4M×2 = 8MB。
42.一个有30位程序地址空间，页面容量为1KB，主存的容量为8MB的存储系统，问：
（1）虚页号字段有多少位？
（2）页表将有多少行？
（3）若页表的每一行包括实页号、装入位、有效位和替换位，问：页表的每一行有多少位？
（4）页表的容量有多少字节？
答：（1）230B/1KB=220，虚页号字段有20位；
（2）页表的长度为220 =1M行。
（3）主存的容量为8MB=223B，主存中页框架的数量有223 / 210 = 213个。
页表中主存页号字段是13位长，加上其它信息位共16位。
（4）设页表的每一项为16位，页表的容量为1M×2 = 2MB。