数电期末复习宝典

临近期末了，要开始准备各科期末考试了，之前一直没怎么好好学数电，在这里开个博客进行一波总复习，顺便留着内容造福学弟。本人学的是数电B，一些内容不会学的很深。

链接：https://pan.baidu.com/s/19KNdwmgTeYAKCgZ7d5SEnQ
提取码：0623

这里还有一个整理的数电需要背的知识点，链接放在这里了。需要的自取

第一章 基本概念

模拟量: 在时间上和数值上均连续的物理量
数字量: 在时间上和数值上均离散的物理量

现代电子技术中可以使用模数转换器来实现模拟信号和数字信号之间的转换。

模拟信号的特点：

1.不易于传输：容易受其他信号干扰且保密性差
2.不易于存储：磁盘和磁带容易损坏
3.不易于运算：模拟信号电路分析难度大

数字信号的特点：
1.易于传输：以0和1形式进行传输，不容易受其他信号干扰
2.易于存储：可以放到ROM的器件中，如U盘和SD卡等
3.易于运算：只有0和1两种代码

第二章 数字系统，运算与编码

一、电子技术的发展概况

第一代：电子管时代
第二代：晶体管时代
第三代：集成电路时代

二、数字信号的电学描述

1.数字信号与数字电路

正逻辑电路： 1——高电平 0——低电平
负逻辑电路： 1——低电平 0——高电平

位时间： 每个bit在一个序列里所占的固定时间间隔
时钟： 所有波形都与一个基本时序波形同步，即为时钟

串行传输： 速度慢，所需数据线少
并行传输： 速度快，所需数据线多

2.常用数制

数字系统中经常使用的数制

十进制（D），二进制（B），八进制（O），十六进制（H）

下面给出一些例子：

数制转换

1)各种进制转换为十进制：

规则：按位加权求和

下面给出一些例子：

2)十进制转换为二进制：

3. 二进制算数运算及正负数表示

二进制的算数运算的特点：

二进制的乘法运算可以通过若干次左移和相加完成
二进制的除法运算可以通过若干次右移和相减完成

所以如果能将减法操作通过某种转换变成加法操作，则二进制的加减乘除都可以通过移位和加法来实现。

二进制正负数的表示法：

一般正号用0表示，负号用1表示

数字电路中，二进制正负数的表示法有原码，反码，补码三种表示法

1.原码：

以最高位作为符号位，正为0，负为1，和数值
位一起，称为原码

2.反码：

原码的符号位不变，数值为取反

3.补码：

反码+1

以上是简便定义，标准定义为：

以下给出一些例子：

补码的运算特点：

A-B=A+B的补码

4.二进制代码

二-十进制码（BCD码）

用若干位二进制数码来表示十进制数码0~9

• “8421”表明了每一位二进制数的权
• 未使用的6种组合1010~1111是无效码或伪码
• 任意十进制数都可以使用BCD码表示

例如：

格雷码

格雷码的特点：

• 相邻性
• 循环性
• 对称性
  
  可以看到，格雷码的前一半和后一半只有最高位不同，其余都相同。

格雷码的应用：

保证了相邻的格雷码差且只差一位，解决了轴位编码器中出现的误差问题。

二进制码转格雷码：

错位异或：

如将1011转为格雷码，则计算1011异或0101即可。

格雷码转二进制码：

错误检测码

奇偶校验码

若含有奇数个1，则奇校验的校验位为0，偶校验的校验位为1，反之亦然。

奇偶校验码可以检测出单个错误或奇数个错误。

循环冗余校验码（CRC）

首先在发送端后面补上和生成码相同位数的0，然后不停地进行错位异或。
最后会得到一个小于四位的余数，把这个余数通过前补零补成四位补到数据后面，即为发送的循环冗余校验码。

ASCII码

第三章 逻辑门

反相器

符号：

真值表：

与门

或门

与非门

或非门

异或门和同或门

固定功能的逻辑门

集成电路分固定功能型和可编程型

按器件结构类型和工艺技术分类：

TTL型：采用双极性晶体管
CMOS型： 采用互补对称场效应管

xxHCxxx芯片的内部都是CMOS结构
xxLSxxx芯片的内部是TTL结构

噪声容限：

传输延迟时间：
输出变化滞后于输入变化的时间，表示门电路的开关速度。

功耗：

其他逻辑门

三态门

相当于给逻辑门一个开关，只有当EN为高电平的时候，逻辑门才能正常工作。

第四章 布尔代数和逻辑化简

布尔运算的定律和法则

德·摩根定理

第一定理：

变量乘积的反码等于变量反码的和：

第二定理：

变量之和的反码等于变量反码的成绩：

以下提供两个例子：

使用布尔代数进行化简

以下提供一个例子:

布尔表达式的标准形式

常用的标准化形式有如下两种：

乘积项之和式

最小项之和式的每一个乘积项都包含了该表达式域中的所有变量 。

表达式域中有n个变量，则该表达式包含的最小项最多有2的n次方个。

这里注意m的编号是从0开始，到2的n次方减一。

下面给出一个三变量布尔表达式的最小项的表格：

所有的布尔表达式都可以转换为最小项之和式

给出一个例子：

最小项的性质：
1.输入变量的任务取值组合下，只有一个最小项为1
2.任意两个最小项之积恒为0
3.n变量的所有最小项之和恒为1
4.相邻的两个最小项可以合并成一项并消去一个因子

和项之积式

最大项之积式的每一个乘积项都包含了该表达式域中的所有变量 。

这里同样给出一个三变量的最大项之和的表格：

下面给出一个例子：在这里插入图片描述

最小项之和与最大项之积的转换：

最小项与最大项的下标是互补的，如果已知一个3变量的最小项之和式m1+m4+m5+m6,那么写成最大项即为M0+M2+M3+M7

逻辑函数的K图（卡诺图）化简法

K图结构

• 用方格图的形式表示函数与变量取值的对应关系
• 用几何位置的相邻反应逻辑上的相邻

这里要注意，K图中的横纵坐标顺序不是00,01,10,11。因为要做到几何位置相邻反应逻辑上相邻， 如果是的话则00和11在逻辑上不相邻了。

下面给出一个用K图表示逻辑函数的例子：

K图上相邻格合并原理：

合并原则：优先处理圈法最少的1方格

下面给出一个用K图求最简或与式的例子：

无关项： 有些变量的取值组合不会出现或者变量的取值堆函数值没有影响，则这些变量的取值所对应的最小项（或者最大项）称为无关项或任意项

K图中的无关项在合并的时候既可以当成0处理，也可以当成1处理。

第五章 组合逻辑分析

一、组合逻辑电路概述

1.组合逻辑电路的定义：

电路任意时刻的输出只取决于该时刻的输入，而与电路原来的状态无关。这种电路称为组合逻辑电路。

2.电路结构及特点：

n个输入变量，m个输出函数

无记忆功能：①无反馈延迟通路 ②不含记忆（存储）元件

3.组合逻辑电路的功能描述

二、组合逻辑电路的分析

三、组合逻辑电路的设计

第六章 组合逻辑电路

一、加法器

半加器功能描述及实现：

全加器功能描述及实现：

超前进位加法器：

特点：各级进位同时产生，每位加法不必等低位运算结果

原理： 第i位的进位信号Ci是变量Ai-1~ A0和Bi-1 ~B0的函数。

其实就是提前判断出前面这些书加到自己这里需不需要进位，虽然速度快， 但是设计起来更加复杂。

74HC283：

二、数值比较器

实现对两个二进制数的数值关系进行比较的逻辑电路。
一位数值比较器：

多位数值比较器：
这里就不放四位数值比较器的三个输出的表达式了，考试也不会考这个，会用即可。

这里来看一个具体的芯片：

这个芯片除了八个输入端和三个输出端之外，还有三个级联输入端，其作用是扩展芯片，通过级联输入端，可以将四位的数字比较器扩展为八位甚至更多位。

比如上述的例子，在比较的时候，先比较低四位，然后将结果输入到级联输入端，然后高四位的比较器再根据八个输入端，和级联输入端，共同决定输出什么。

三、编码器

编码器分为普通编码器和优先编码器：

普通编码器：

任何时候只允许输入一个有效编码信号。

优先编码器：

输入端有多个有效编码信号，按照预先设定的优先级别，对其中优先权最高的进行编码

8线-3线编码器：
下面介绍一个8-3线编码器的集成电路：

还有一个十进制转BCD码的集成电路：

74HC147：

四、译码器

先给出一个3-8线译码器的集成电路

其中S1S2S3是三个使能端，只有当三者都处于有效状态的时候芯片才能正常工作（S1=1,S2=0,S3=0）

七段显示译码器：

这里对三个附加控制端解释一下：

当灯测试输入端为低电平，灭灯输入/灭零输出为高电平时，7段显示器的每一段都被点亮，用于检测某一段是否被烧坏。

RBI是74HC47的异步灭零输入，RBO是异步灭零输出，BI是灭零输入

灭零是用于取消多位数中不必要的0显示，例如在6位数字显示器中，数字6.4如果未被灭零的话则会显示006.400

五、数据选择器

概念：实现在通道选择信号的作用下，从多路数据源中选择一路作为输出的电路。也称多路器或多路开关。

m个输入，n个通道选择信号，一个输出

固定功能的芯片：
74HC151：

使用时在S0S1S2输入三位二进制数，共有八中可能，分别对应D0~D7，对应的是谁Y中就输出谁的01值。

第七章 锁存器和触发器

（从这里开始要进入比较难的内容了）
时序逻辑电路概述：

电路任意时刻的输出状态不仅和当前的输入信号相关，而且与此前电路的状态有关。

结构特征：

由组合逻辑电路和存储电路组成，电路中存在反馈。

锁存器 和触发器 是构成时序逻辑电路的基本逻辑单元

一、锁存器

低电平输入有效的锁存器
高电平输入有效的锁存器

个人觉得高电平有效的锁存器见到的比较多。

这里放一个我对这类锁存器的理解：

其实无论哪种锁存器，给我们一对SR问我们Q是多少，我们只需要看，和Q同边的那个输入是有效还是无效，只要是有效，Q就是1，无效就是0，然后禁止状态是S和R同时有效。

锁存器可以用于机械开关去抖动

门控S-R锁存器：

当EN=0时，触发器保持原态

当EN=1时:

特性方程为：

状态转换图：

还有一种带有直接复位端和直接置位端的门控S-R锁存器


门控D锁存器：

这种锁存器是我认为最友好的锁存器了，EN为0的时候Q处于保持状态，EN为1的时候Q等于D。

二、边沿触发器

这里先看一下锁存器和触发器的异同点：

共同点：有0和1两个稳态，一旦状态被确定，能自行保持。一个锁存器或触发器能存储一位二进制码

不同点：

锁存器： 对脉冲电平敏感 的存储电路，在特定输入脉冲电平作用下改变状态

触发器： 对脉冲边沿敏感 的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态

动态输入指示器：

上升沿触发：

下降沿触发：

边沿D触发器：

CLK在上升沿的时候，Q等于D，否则Q保持不变

边沿JK触发器：

这里给出JK触发器的次态方程：

带有异步清零和异步置位端的JK触发器：

这里看一下波形图：

可以看到，当pre低电平的时候，无论始终信号是否是下降沿，Q都置位了，CLR也是，无视CLK直接让Q复位。

JK触发器的原理是利用传输延迟来设计的，但是数电B应该不需要掌握原理，会用即可，所以不再赘述原理，上面的器件和下面的器件没有写原理的和这个同理。

T触发器：

其功能主要为翻转，当T为高电平的时候，Q的值翻转一次，即原来是0则变成1，原来是1则变成0.

可以用于二分频

三、触发器运算特性

补充：时序逻辑电路的分析和设计

时序逻辑电路的组成：

输出方程，驱动方程，状态方程

按动作特点分类：

同步时序电路： 各触发器状态的变化在同一个时钟操作下同时发生

异步时序电路： 各触发器状态的变化不同时发生

按功能分类：

寄存器和移位寄存器，计数器，顺序脉冲发生器，序列信号发生器，脉冲序列检测器

同步时序逻辑电路分析：

首先写出三个触发器的驱动方程：

然后根据JK触发器的次态方程，写出Q1,Q2,Q3的状态方程：

以及Y的输出方程：

列出三大方程之后，写出真值表和状态转换图

异步时序逻辑电路分析：

在分析异步时序讲逻辑电路的时候，区别在于要多分析一个CLK。

首先我们还是先写出驱动方程：

然后通过JK触发器的次态方程写出这个电路的状态方程：

这里可以看出，和同步时序逻辑电路的状态方程不一样的是，这里新增了一个对CLK的限制。

接着写出输出方程：

写出状态表：

这里的CLK为1表示有效，为0表示无效。

同步时序逻辑电路设计

一般步骤：

①根据给定的逻辑功能建立原始的状态图和状态表
②状态化简，求出最简状态图
③状态分配
④选择触发器的类型
⑤求出电路的激励方程和输出方程
⑥画出逻辑图

下面来看一个例子：

根据题目要求

我们需要四个状态，分别是检测到0，检测到1，检测到11，检测到110。

这里先对四种状态编个码：
a:检测到0
b:检测到1
c:检测到11
d:检测到110

列出原始状态图

原始状态表

然后我们来试着化简一下状态表，可以看到，a和d的次态是一模一样的，所以状态表变成了

状态图变成了

然后给各个状态编码：

这里根据卡诺图化简得到激励方程。这个卡诺图中的X，来自两个限制，一个是来自JK触发器自己的次态方程。比如当Q为0的时候，那么K无论为0还是1都不会堆Qn+1产生影响，所以是X，还有一个就是来自题目本身的限制，本题不会出现Q1=0且Q0=1的情况。

然后根据激励方程，设计电路即可。

补充：555定时器

一、 555定时器及其应用

555定时器是一种数模混合的应用方便的中规模集成电路， 用于信号的产生，变换，控制与检测

电路结构如下：

555定时器有CMOS型和TTL型，其工作原理没有本质区别，不同点为：

TTL型驱动能力强，CMOS型静态电流较小，电源电压范围较宽

二、用555组成的施密特触发器

三、用555组成单稳态触发器

单稳态触发器的工作特点：

1.电路在没有触发 信号作用时处于一种稳定状态

2.在外来触发信号作用下，电路由稳态翻转到暂稳态

3.由于电路在RC延时环节的作用，暂稳态不能长久保持，经过 一段时间后，电路会自动返回到稳态。 暂稳态的持续时间仅取与RC参数值有关。

单稳态触发器工作原理：

1.没有处罚信号时，电路处于稳态，输出为0
2.外加触发信号，电路转换到暂态，输出为1
3.触发信号消除后，电容充电电路自动转换到稳态输出为0

输出脉宽的计算：

用555组成多谐振荡器

电路结构：

五、用555组成占空比可调的多谐振荡器

其中q为占空比

第八章 移位寄存器

一、寄存器

寄存器是数字系统中用来存储代码或数据的逻辑部件，其主要组成是触发器

寄存器按功能分类可以分为数码寄存 和移位寄存

移位寄存器的逻辑功能：

移位寄存器既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动。

移位寄存器的工作原理就是由一串D触发器构成：

当时钟端上升沿到来时，所有寄存器同时移位。

其中Dsi是输入的数据

二、移位寄存器输入输出类型

串行输入/并行输出移位寄存器

固定功能芯片：74HC164

8位串行输入/并行输出移位寄存器

通过其内部结构我们可以看出，从A处输入的数据只有在B位高电平的时候才能进入寄存器中。
这里给出上述芯片的时序图：

并行输入/串行输出移位寄存器

先来看一下这种功能的寄存器实现的时候的内部逻辑：

接下来看一个固定功能的芯片：
74HC165：

这里的串行数据输入端是在移位的时候输入数据的。

并行输入是在置数功能开启时用来置数的。

时钟控制端高电平时，禁止移位。

并行输入/并行输出移位寄存器

固定功能芯片：74HC195

这里要注意两点，一个是置数的时候是同步置数，而清零是异步清零，还有就是这里在移位时候的串行输入，利用的是JK触发器，所以输入的内容是与原来的数值相关的。

双向移位寄存器

固定功能芯片：
74HC194

CR为异步清零端，S1和S0用来控制双向移位寄存器的行为。

S1和S0都为0的时候，移位寄存器保持数据不变。

这里记忆S1和S0的时候，放一个我自己用的小技巧：

按照S1，S0的顺序写，1在哪边，就是往那边移动。

如果是右移的话，就让Q0=右移输入端即Dsr

如果是左移的话，就让Q3=左移输入端即Dsl

当S1和S0都为1的时候，则Q0 ~Q3=D0 ~D3

第九章 计数器

一、概述：

计数器的逻辑功能：

计数器的基本功能是对输入时钟脉冲进行计数。它可以用于分频，定时，产生节拍脉冲和脉冲序列等。

计数器的分类：

按脉冲输入：分为同步和异步计数器

按进位体制：二进制，十进制和任意进制计数器

按编码数值增减：分为加法，减法和可逆计数器

二、异步计数器

三、同步计数器

这里的清零端是异步清零，置数端是同步置数，CEP和CET是计数使能，二者同为高电平时则计数，否则保持。

这里的TC是进位端

四、任意模值计数器的设计

这里举一个用74LVC161设计九进制加计数器的例子：

九进制计数器应该有九个状态，而161有十六个状态，要想办法跳过其中多余的7个状态。

第一种方法：

反馈清零法（利用CR端异步清零实现）

第二种方法：

反馈置数法（利用PE端置入0000）

第十章 数据存储

一、概述

能存储大量二值信息的半导体器件成为存储器

主要技术指标：

存储容量：存储单元的总数，单位是位或bit

存取速度：

1.存取时间：启动一次读写操作到完成该操作所需要的时间
2.存取周期：连续启动两次独立的操作所需的最小时间间隔

其他指标：可靠性，性能价格比，体积，功耗等

一些基本概念：

字： 计算机中作为一个整体被存取传送处理的一组数据

字长： 一个字所含的位数被称为字长

字数： 字的总量 字数等于2的n次方，其中n为地址线的总数

地址： 每个字的编号

存储容量： 存储单元的数目，存储容量=字数X位数

二、只读存储器（ROM）

概念： 在正常工作状态只能读取信息。断电后信息不会丢失，常用于存放固定信息

ROM是一种永久性数据存储器。
基本结构：

其主要由地址译码器，存储矩阵，输出控制电路三部分组成：

ROM的不同类型：

1.固定ROM（掩膜ROM）

由生产厂家在制作时把信息写入，用户使用的时候不能更改其存储内容

2.PROM

由用户对芯片一次性编程，将信息写入存储器。一旦写入，则不能再更改。

3.EPROM

由用户根据需要对芯片变成，将信息写入存储器并允许擦除重写。

三、随机存取存储器（RAM）

概念：在运行状态可以随时进行读或写操作。存储的数据必须有电源供应才能保存，一旦掉电，数据全部丢失。

有SRAM，DRAM。

第十一章 模数转换器

D/A转换器

将数字量转换为与之成正比的模拟量

A=KD 其中K为比例系数，D为n位二进制数

其中Vref是标准电压。后面的式子就是将二进制的数转换为十进制后的结果

D/A转换器的分类：

分辨率：

D/A转换器的Vo可能被分离的等级数

A/D转换器