weixin_47167467的博客

原创 python去除文本开头的0

import sysimport os= '0':breakelse:= '0':else:

原创 用于管理UVM验证环境的makefile

原创 如何用vcs配合openocd实现RISC-V核的无板卡仿真调试

玩过单片机的同学应该都知道，在使用cpu/mcu跑程序时，我们通常是SDK软件(例如keil)+下载器(其协议往往是jtag或者swd）+cpu芯片的组合，以此来对cpu进行下载程序、打断点、以及读写某些寄存器的操作。对应的在我们设计一个CPU时也需带有相应的模块供其调试，在SOC的设计中，其CPU调试模块的设计难度往往是大于核的，若想在设计过程中监测调试模块与cpu的信号交互，一个方案是把SOC部分或全部套个壳子在FPGA上跑，再接个下载器，用ila即可抓取相应的波形信息（详情可参考蜂鸟处理器那本书）。