自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(5)
  • 收藏
  • 关注

原创 16路并行输入4096点FFT的FPGA实现

将M*N点的傅立叶变换转化为N组M点的FFT和M组N点的FFT,中间是一个额外的旋转运算。采用Beiley‘s 4 step架构并结合低延时方案,初步的设计显示,16路并行输入4096点FFT,工作时钟频率200MHz,数据吞吐率3.2Gsps,latency为1.4us。

2024-07-04 11:13:40 340 3

原创 几个FFT的公式(4):利用1个N点复数FFT,计算2个N点实数FFT

2022-01-17 13:13:27 682

原创 几个FFT的公式(3):利用2个N点实数FFT,计算N点复数FFT

这个公式看起来有点复杂,是因为N点实数FFT的结果只计算了N/2点,而不是N点。

2022-01-17 13:12:13 651

原创 几个FFT的公式(2):利用N点复数FFT,计算2N点实数FFT

2022-01-17 13:07:47 686

原创 几个FFT的公式(1):利用两个N点FFT,计算2N点FFT

最近因为开发了32768点高速傅立叶变换的FPGA FFT,有人问如何实现65536点FFT.一是可以单独设计,二是可以利用现有的32768点来实现,也就是下面的公式。

2022-01-17 13:01:01 820

16路并行输入4096点FFT,FPGA 源代码(含VHDL testbench)

FPGA 16路并行输入定点复数4096点FFT 编程语言: VHDL 源代码(verilog需混合编程) 技术方案:Bailey’s 4-step算法, 数据格式:定点 输入输出:16 路并行输入输出 工作模式:streaming I/O 时钟频率:200MHz, Latency:1.43us 数据率:3.2Gsps 此版本为高速、低时延,全功能试用版。

2024-07-05

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除