- 博客(1)
- 收藏
- 关注
原创 Verilog批量例化重复模块
例化出来的模块名编译器自动用begin后面的名字来区分,比如上面这个例子编译后模块名叫inst[0]、inst[1]......有时候需要例化很多个同一个模块,如果一个一个复制粘贴太麻烦了,可以用generate语句批量例化同一个模块。
2023-10-09 17:41:38
1749
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人