- 博客(5)
- 收藏
- 关注
RSS订阅原创 tanner2019安装教程
tanner2019安装教程tanner安装包软件由老师提供，但由于老师给的方法不知怎么回事无法使用就自己找了一些方法，本教程仅提供参考链接：https://pan.baidu.com/s/1A2O6JuEF8YFbe8bPnD3J6w提取码：ysif复制这段内容后打开百度网盘手机App，操作更方便哦安装过程1.选择TannerTools_v2019.2-Win64.exe,进行安装。2.选择安装产品3.选择目标路径4.确认安装5.安装成功，退出。获取许可过程1.打开key压缩
2021-06-07 17:03:14
9742
18
原创 8bit串并变换电路
题目概述此题目为我专业的一道作业题，8bit串并变换电路，说明：，串行数据输入，MSB在前，伴有1bit的MSB的指示信号，连续码流输入，并行输出，伴有1bit的指示信号，要求完整电路图，子模块原理图/流程图，工作波形，电路代码，功能仿真。模块原理图问题分析串并转换的主体为八位二进制移位寄存器，移位寄存器的工作方式例如：b8,1011 1000移入一个1，结果为1110001，16进制结果为71工作波形...
2021-03-22 23:00:38
2200
原创 verilog状态机实现序列捕捉电路
状态机实现序列捕捉电路题目要求用状态机设计一个六位序列捕捉电路：输入序列为0X5c7b1de，序列捕捉0X36，数据与时钟同步。问题分析输入序列为0X5c7b1de，序列十六进制为0101110001111011000111011110，需要画出序列波形，捕捉序列为0X36，二进制码为110110。模块主体状态转移图波形图演示实验verilog代码module sequential_detection( input wire sys_clk , input
2021-03-21 22:58:31
182
原创 verilog设计一个分，秒定时器电路：输入时钟1KHZ进行分秒计数
verilog设计一个分，秒定时器电路：输入时钟1KHZ进行分秒计数目标实现分秒计数问题分析首先要求1KHZ的时钟，周期为1*10e-3s，达成1秒需要1000个周期，设计一个分频器，因为没有提到占空比就偷懒了，用一个flag信号来代替分频的过程。其次，既然是要实现分秒计数功能，还需要两个计数器。因为两个计数器都是60进制计数，这两个计数器既可以分开写，也可以通过模块例化来实现。波形分析分频器用计数器计数到998时产生一个周期高电平flag信号en_1作为使能端控制分秒计数器运行，每次en
2021-03-03 20:20:33
6188
1
原创 可控16_8_4_2分频电路设计，控制信号sel分别取值11_10_01_00时，输出对应的16_8_4_2_1分频信号
Verilog HDL可控16/8/4/2分频电路设计，控制信号sel分别取值11/10/01/00时，输出对应的16/8/4/2/1分频信号需求分析电路构成分析verilog代码部分及仿真verilog代码 sel_div模块测试仿真部分vt文件生成的电路图Modelsim时序仿真需求分析电路构成分析首先，可控16/8/4/2分频电路设计可以使用多路选择器，16、8、4、2分别是2的4次方、3次方、2次方、1次方。可以使用计数器对输入时钟信号进行计数，定义一个4位的寄存器cnt16[3:0]，用控制
2020-11-27 21:52:27
1073
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人