STM32时钟树分析（基于STM32F1系列）

1、STM32F1的RCC（reset clock control 复位和时钟控制器）结构框图如下图所示：

2、上图说明了STM32时钟的走向，从左至右地，时钟源经过一步步地倍频，分频最终将时钟信号输出给外设时钟。需要注意的是，在STM32中一共有4个基本时钟源（见上图红色箭头），它们分别是：

• HSI：高速内部时钟信号，由内部RC振荡器产生，通常频率为8MHZ，但相较于外部时钟不稳定；
• HSE：高速外部时钟信号，可以由有源晶振或无源晶振提供，频率从4~16MHZ不等，通常频率为8MHZ，从上述系统框图中可以看出其可为PLL（锁相环时钟）、SYSTICK（系统定时器）和RTCCLK（实时时钟） 提供时钟信号；
• LSE：低速外部时钟信号，以外部晶振作为时钟源，主要为RTCCLK（实时时钟）提供时钟信号，为定时器计时方便取整，通常将其时钟频率设为32.768KHZ；
• LSI：低速内部时钟信号，由内部RC振荡器产生，时钟频率为40KHZ，主要为RTCCLK实时时钟和IWDGCLK（独立看门狗时钟）提供时钟信号。
• 除了上述基本时钟源外，还有一类特殊的时钟源，即PLLCLK（锁相环时钟源），其由HSI和HSE倍频后输出，但最大时钟 频率不得超过72MHZ。

3、上文说明了STM32时钟源的种类及其主要作用，下文将介绍终端时钟信号产生的过程，这里以常见的PCLK2（APB2高速总线时钟）的形成过程为例（具体路线见上图绿色箭头）：

1. 从最左侧的OSC_OUT和OSC_IN开始，这两个引脚分别连接到外部晶振的两端（即HSE时钟信号）；

2. 假设HSE的时钟频率为8MHZ，向前它遇到了第一个分频器PLLXTPRE。在这个分频器中，可以选择设置二分频或者不分频，这里我们选择不分频；

3. 然后箭头指向了开关PLLSRC，这个开关可以选择HSE或者HSI作为其时钟输出，这里我们选择HSE，紧接着又遇到了锁相环PLL，也叫倍频器，其倍频系数（MUL）可以选择2至16，在这里设置倍频因子为9，即时钟频率为原来的9倍，经过倍频后的时钟为PLLCLK，也就是72MHZ；

4. 箭头往下遇到了开关SW，经过这个开关后就是STM32的系统时钟（SYSTICK）了，通过这个开关，可以切换SYSTICK的时钟源，通常可选择HSI，HSE和PLLCLK，这里我们选择PLLCLK时钟，因此SYSCLK输出的时钟频率即为72MHZ；

5. SYSTICK输出后经过AHB预分频器，分频因子可选从1至512。本例中AHB不分频，直接输出至各种终端时钟，也包括输出至APB2预分频器，分频器的分频因子可选择1，2，4，8，16，如果选择分频因子为1，即终端输出PCLK2（APB2高速总线时钟）的时钟频率为72MHZ，终端输出的时钟可为多种片上外设与驱动提供时钟信号。

4、结合上述步骤，这里给出通过HSE配置系统时钟的代码：

    void HSE_SetSysClock(uint32_t pllmul)
    { 
      __IO uint32_t StartUpCounter = 0, HSEStartUpStatus = 0; // 把 RCC 外设初始化成复位状态，这句是必须的
       RCC_DeInit();
       //使能 HSE，开启外部晶振，野火 STM32F103 系列开发板用的是 8M
       RCC_HSEConfig(RCC_HSE_ON);
     
        // 等待 HSE 启动稳定
        HSEStartUpStatus = RCC_WaitForHSEStartUp();
     
       // 只有 HSE 稳定之后则继续往下执行
       if (HSEStartUpStatus == SUCCESS) 
       {
         // 使能 FLASH 预存取缓冲区
         FLASH_PrefetchBufferCmd(FLASH_PrefetchBuffer_Enable);
    
         // SYSCLK 周期与闪存访问时间的比例设置，这里统一设置成 2
         // 设置成 2 的时候，SYSCLK 低于 48M 也可以工作，如果设置成 0 或者 1 的时候，
    
         // 如果配置的 SYSCLK 超出了范围的话，则会进入硬件错误，程序就死了
         // 0：0 < SYSCLK <= 24M
         // 1：24< SYSCLK <= 48M
         // 2：48< SYSCLK <= 72M
         FLASH_SetLatency(FLASH_Latency_2);
    
         // AHB 预分频因子设置为 1 分频，HCLK = SYSCLK
         RCC_HCLKConfig(RCC_SYSCLK_Div1);
    
         // APB2 预分频因子设置为 1 分频，PCLK2 = HCLK
         RCC_PCLK2Config(RCC_HCLK_Div1);
    
         // APB1 预分频因子设置为 1 分频，PCLK1 = HCLK/2
         RCC_PCLK1Config(RCC_HCLK_Div2);
      
        //-----------------设置各种频率主要就是在这里设置-------------------//
        // 设置 PLL 时钟来源为 HSE，设置 PLL 倍频因子 
        // PLLCLK = 8MHz * pllmul
        RCC_PLLConfig(RCC_PLLSource_HSE_Div1, pllmul);
        //-------------------------------------------------------------//
    
         // 开启 PLL
        RCC_PLLCmd(ENABLE);
    
        // 等待 PLL 稳定
        while (RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET)
        {
        }
    
        // 当 PLL 稳定之后，把 PLL 时钟切换为系统时钟 SYSCLK
         RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);
    
         // 读取时钟切换状态位，确保 PLLCLK 被选为系统时钟
        while (RCC_GetSYSCLKSource() != 0x08) 
        {
        }
      } 
      else 
      {
         // 如果 HSE 开启失败，那么程序就会来到这里，用户可在这里添加出错的代码处理
        // 当 HSE 开启失败或者故障的时候，单片机会自动把 HSI 设置为系统时钟，
        // HSI 是内部的高速时钟，8MHZ
        while (1) 
        {
        }
      }
    }

上述代码实现的主要工作为：

1. 复位RCC，启动HSE；
2. 设置AHB、APB1、APB2的预分频因子；
3. 配置PLL，开启PLL，等待PLL稳定；
4. 把PLLCLK切换为系统时钟SYSTICK；
5. 读取时钟切换状态位，确保PLLCLK被选为系统时钟。

5、常见终端时钟功能说明（见蓝色字母标号）：

A. USB时钟：USB时钟是由PLLCLK经过USB预分频器得到，其时钟频率通常为48MHZ，由于其对时钟要求较高，所以USB时钟只能是由HSE倍频得到，不能使用HSI倍频；
B. AHB时钟：AHB时钟的全称是Advance High Performance Bus，即高性能时钟总线，其时钟频率最大为72MHZ，主要用于高性能模块（如CPU、DMA、DSP）之间的链接，即当调用这项模块时需要开启AHB时钟；
C. Cortex系统时钟：Cortex 系统时钟由 HCLK 8 分频得到，等于9MHZ，Cortex 系统时钟用来驱动内核的系统定时器 SysTick，SysTick一般用于操作系统的时钟节拍，也可以用做普通的定时；
D. APB1总线时钟：低速总线时钟，时钟信号来源于输入的AHB时钟信号再经APB1预分频后输出，APB1的分频系数可选1,2,4,8,16 ，最大时钟频率为36MHZ，在STM32F1中通常用于驱动DAC、CAN、USB、I2C、USART2/3(UART)、SP12/SP13、基本定时器和通用定时器等系统外设；
E. 基本/通用定时器时钟：时钟信号频率与APB1 总线时钟同步，因为APB1总线时钟频率最大为36MHZ（为不分频的状态），定时器分频器在APB1预分频系数为1时不分频，如果APB1分频系数不为1，则定时器分频器自动2倍频，即基本/通用定时器时钟的最大时钟频率为36MHZ（2分频再2倍频相互抵消）；
F. APB2总线时钟：高速总线时钟，与APB1总线时钟工作原理类似，时钟信号来源于输入的AHB时钟信号再经APB2预分频后输出，APB2的分频系数可选1,2,4,8,16，最大时钟频率为72MHZ，该时钟信号通常用于驱动ADC、USART1、SPI1、高级定时器、GPIO、EXTI、AFIO等系统外设；
G. ADC时钟：ADC时钟经由APB2总线时钟经过ADC预分频器得到，分频因子可以是2,4,6,8，ADC时钟频率最高只能为14MHZ，如果采样周期设置成最短的1.5个周期的话，ADC的转换时间可以达到最短的1us，此时可反推APB2总线时钟的时钟频率可为28MHZ，56MHZ，84MHZ，112MHZ，考虑到APB2总线时钟最高频率为72MHZ，所以可以得到：当ADC时钟频率为最大时（采样周期最短），此时APB2总线时钟的时钟频率只能取28MHZ或56MHZ。

6、小结：STM32的时钟系统结构比较复杂，当然复杂的时钟结构也会带来许多好处：

1. 与51单片机“牵一发而动全身”的系统工作特点相比，STM32的时钟系统的特性能够最大限度的降低工作功耗，节约片上资源；
2. STM32的一个外设有多个时钟源，可以根据实际需要选择相应频率的时钟源；
3. 分层，分开控制外设时钟，使得各个外设的时钟配置都是可控的，各个外设均有对应的时钟控制开关，实际应用过程可根据需要开启相应外设时钟，不需要的外设时钟不开启，可以降低STM32的运行功耗。