21 PLL-IP核（一）简介与配置

最新推荐文章于 2024-12-01 20:00:28 发布
最新推荐文章于 2024-12-01 20:00:28 发布
阅读量1.1k 收藏 7
点赞数
分类专栏： FPGA学习 文章标签： fpga verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_48564372/article/details/113531203
版权
本文详细介绍了PLL锁相环的基本工作原理及其在FPGA中的应用，包括PLL的倍频与分频操作，并探讨了如何配置IP核。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

一、IP核简介
PLL锁相环
FIFO
RAM
ROM

altera公司使用的是模拟锁相环，相比于数字锁相环，其输出的信号稳定度高、相位连续可调、延时连续可调。缺点是当温度过高或者电磁辐射过强的时候会失锁

锁相环是一个反馈系统
PLL（Phase Locked Loop，即锁相环）是最常用的IP核之一，其性能强大，可以对输入到FPGA的时钟信号进行任意分频、倍频、相位调整、占空比调整，从而输出一个期望时钟。

1、PLL的基本工作原理
在这里插入图片描述

鉴频鉴相器：主要比较参考时钟与比较时钟的频率核相位的差异
环路滤波器：用于控制噪声的带宽，滤掉高频噪声，使得波形更加平滑，输出一个电压信号
压控振荡器：输入的电压信号越高，则输出的信号的频率越高。

当参考时钟与比较时钟频率相等时，鉴频鉴相器输出的0，表示参考时钟与比较时钟的频率相同
当参考时钟大于比较时钟，鉴频鉴相器输出一个变大的成正比的值
当参考时钟小于比较时钟，鉴频鉴相器输出一个变小的成正比的值

假设参考时钟的频率50m，而压控振荡器的基准频率为10m，此时的参考时钟大于比较时钟，则鉴频鉴相器输出一个变大的成正比的值，这个值输入到环路滤波器中，环路滤波器输出的电压信号增强，增强的电压信号输入到压控振荡器中，压控振荡器输出一个升高的频率，这个频率大于10m，因此这样不断的循环，直到比较时钟为50m。pll_out最终输出的为50m，这就是PLL的基本工作原理。

2、PLL的倍频
在这里插入图片描述

PLL的倍频与基本原理图相似，只是在比较信号处多了一个分频器，假设DIV是一个2倍频，当比较时钟与参考时钟都是50m时，则pll_out输出的是一个100m，根据DIV倍频的倍数就可以实现输出的任意倍频

3、PLL的分频
在这里插入图片描述

与倍频的原理相似，根据DIV的分频倍数就可以实现输出的频率
源同步：数据和时钟来自同一信号源
二、IP核的配置
在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述

在工程里面新建一个文件夹，用来存放多个ip核，再建一个文件夹用来放锁相环ip核
在这里插入图片描述在这里插入图片描述
在这里插入图片描述在这里插入图片描述
在这里插入图片描述
在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述

PLL IP核介绍
bjc15050103的博客
08-03 1510
PLL（phase locked loop）即锁相环，是最常用的IP核之一，可以对输入到FPGA的时钟信号进行任意分频、倍频、相位调整、占空比调整，从而输出一个期望时钟。 其基本工作原理图如图所示 整个系统是一个反馈系统，输入到系统的ref_clk，FD/PD为鉴频鉴相器，FD鉴频，PD鉴相，鉴频鉴相器的功能是比较系统时钟和反馈回来的时钟的差异，若是两个时钟频率相同，则鉴频鉴相器输出为0，若ref_clk>反馈时钟，则会输出一个变大的值。 LF是环路滤波器，控制噪声带宽，滤掉高频噪声，使波形
PLL-IP核的调用
ziyouruf的博客
03-28 1131
IP即知识产权，随着设计规模的增大，复杂度提高，使用I核可以提高开发效率，减少设计和调试时间，加速开发进程，降低开发成本。PLL（Phase Locked Loop，即锁相环）是最常用的IP核之一，其性能强大，可以对输入到FPGA的时钟信号进行任意分频、倍频、相位调整、占空比调整，从而输出一个期望时钟。锁相环是一个反馈系统，输入到锁相环的时钟是一个参考时钟，然后参考时钟和比较时钟同时输入到鉴频鉴相器（用于比较频率或者相位）， 将比较的值传入到环路滤波器，滤掉高频噪声，然后传入到压控振荡器，输入到压控振荡器的
PLL IP 核
m0_58427556的博客
12-27 1572
PLL（Phase-Locked Loop，锁相环）是一种电路或系统，用于同步一个信号的相位和频率与另一个参考信号保持一致。PFD用于比较两个输入信号的相位和频率差异，并产生一个误差信号。电荷泵接收PFD的误差信号，并将其转换为一个电流，该电流用于控制VCO的频率。VCO是一个产生频率可调输出信号的振荡器，其频率受电流或电压的控制。分频器将VCO的输出信号进行分频，以产生反馈信号，用于与输入信号进行比较。环路滤波器用于平滑控制电流，以确保PLL系统的稳定性和响应速度。
PLL（锁相环）IP核
cabinGGG的博客
05-15 2001
PLL(Phase locked loop，即锁相环)是最常用的IP核之一，其性能强大，可以对输入到FPGA的时钟信号进行任意分频、倍频、相位调整、占空比调整，从而输出一个期望的时钟。 PLL的基本工作原理如下图所示 整体为一个反馈系统，输出的信号会作为反馈信号参与到系统中。 对上图解释说明： ①：输入的参考时钟ref_clk会与④输出时钟进行比较， 若参考时钟频率等于比较时钟频率，则在①处会输出0 若参考时钟大于比较时钟的频率则会输出一个变大的成正比的信号 若参考时钟小于比较时钟的频
IP核之PLL
weixin_67803687的博客
08-07 597
IP，知识产权。其可分为三种：软核，固核，硬核PLL（锁相环），其功能有：时钟分频，时钟倍频，调节相位，调节占空比。PLL核就是一种硬核。PLL原理是一个反馈电路，原理如下图：我们使用的EP4CEF17C8芯片有两个PLL，每个PLL可以有5路输出注意：！！！FPGA内部生成的信号不能控制PLL！！！
IP核——PLL
djue7752的博客
12-22 952
一、Quartus II创建PLL 1.打开Quartus ii，点击Tools---MegaWizard Plug-In Manager 2.弹出创建页面，选择Creat a new custom megafunction variation，点Next 3.选择IP核，可以直接搜索pll，选择ALTPLL，右上方选择器件型号，语言选成Verilog，再填写一下路径名字，点N...
25-PLL-IP核的调用.pptx
07-26
2. **配置IP**：在IP核配置界面设定所需参数，如输入时钟、输出时钟和特殊选项。 3. **生成IP**：根据配置生成硬件描述语言（Verilog或VHDL）模块。 4. **集成到设计**：将生成的IP模块加入到顶层设计中，并连接输入...
Verilog HDL-PLL-IP核开发（一）
weixin_38496610的博客
09-28 2527
1.IP核的基本概念 IP（Intellectual Property）即知识产权。在半导体产业将IP核定义为“用于ASIC或FPGA中的预先设计好的电路功能模块”。简而言之，IP即电路功能模块。 在数字电路中，将常用的且比较复杂的功能模块设计成参数可修改的模块，方便用户直接调用。 2.IP核的分类 HDL语言形式---软核；网表形式---固核；版图形式---硬核； ...
PLL例化配置与LED之PLL的IP核配置
07-18
本实例使用了一个PLL的硬核IP模块。关于PLL，这里简单的做些基础扫盲。PLL(Phase Locked Loop)，即锁相回路或锁相环。PLL用于振荡器中的反馈技术。许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号...
pll.zip_VHDL PLL_ip核代码_pll vhdl_quartus 代码ip核_vhdl pll
09-14
在Quartus中，这些组件都是通过IP核配置完成的，用户只需在IP核设置界面指定相应的参数，如鉴相器类型（例如，上升沿/下降沿鉴相器、全数字鉴相器等）、滤波器类型（模拟滤波器或数字滤波器）、VCO的频率范围和分频...
29.PLL（锁相环）-IP核的调用
2301_80417284的博客
07-11 2365
PLL（锁相环）-IP核的调用
锁相环（PLL）的IP核调取及应用详解
qq_43145360的博客
07-03 409
锁相环（PLL）的IP核调取及应用详解
Vivado 下 IP核之 PLL实验
yishuihanq的博客
05-19 9235
本实验基于Xinlinx 黑金AX7A035t FPGA开发板，输出 4 个不同时钟频率或相位的时钟，并在 Vivado 中进行仿真以验证结果，最后生成比特流文件并将下载到开发板上，使用示波器来测量时钟的频率。【差分时钟】
IP核简介及PLL_IP核的调用
qq_52215423的博客
03-12 4271
IP核简介及PLL_IP核的调用
FPGA基础 --【Altera】IP核（1）---PLL锁相环
2201_75683149的博客
12-11 4356
在FPGA中，PLL属于全局时钟网络资源，PLL可以替我们生成稳定优质的不同频率、不同相位的时钟。同时，PLL作为全局时钟资源可以使时钟信号到达各个触发器的时间相近（我们自己编写分频器产生的时钟质量很差，而且到达各级触发器的时间也不相同，全局时钟网络采用了特殊的线材，因此可以做到时延很低） ———————————————— 版权声明：本文为CSDN博主「鸡腿堡堡堡堡」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。 原文链接：https://blog.csdn.net/qq
FPGA学习杂记4——IP核简介、调用、复制和PLL IP核介绍
m0_57557609的博客
10-24 4161
FPGA学习记录，内容来自于网络和各学习资料，笔者做汇总，方便自己记忆。
数字 02 vivado 关于IP核的配置步骤
qq_41034231的博客
06-08 4771
Vio使用过程： 1、ip catalog搜索vio 2、配置属性 上图设置输入probe数量和输出probe数量 我设置输入1 ，输出 0 如果不对后面可以再次修改 设置位宽。然后ok Generate 3、例化 例化我一般是先找到veo文件位置，然后再进行例化。 点击文件属性， 复制文件路径 粘贴到文件夹路径，然后找到veo文件 可以右键用记事本打开 里面有例化程序： 4、关于probe Vio的Probe_...
IP核实现fir滤波器设计Verilog代码VIVADO仿真
最新发布
xiakunpei123的博客
12-01 687
IP核实现fir滤波器 设计fir滤波器，使用VIVADO的滤波器IP核，利用fir compiler实现
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值