
FPGA
文章平均质量分 90
逾越TAO
这个作者很懒,什么都没留下…
展开
-
基于FPGA DDR3设计之总结简介
DDR作为高速同步动态存储器,大量运用在各类设备当中,需要对其基本存储方式进行了解,便于进行设计。原创 2024-04-30 17:10:04 · 1414 阅读 · 1 评论 -
VIVADO烧录之FLASH W25Q128JVSIQ
在使用vivado开发工具进行固化程序时需要注意在vivado自带的flash器件库中,只有常见的镁光,issi, spanish 等一些大厂的器件信息,在使用国内一些FLASH时往往找不到对应的器件型号;因此一些flash生产厂家就有自己的一套器件烧录方法,或者是将该厂家的器件型号添加到vivado的器件库当中去,便于下次烧录直接使用;关于一些厂家的烧录方法可以直接联系厂家也可以看我之前的文章中有讲到个别厂家的烧录方法,这里主要总结了一下关于添加器件库的方法进行w25q128jvsiq的烧录。原创 2023-11-11 11:02:05 · 7077 阅读 · 9 评论 -
ZYNQ详细设计之VIVADO相关操作
这些外设主要包括 USB 总线接口,以太网接口(ENET),SDI/SDO 接口,I2C 总线接口,CAN 总线接口,UART 接口,GPIO 等。其中BOOT.BIN是由3部分组成的(boot.elf, .bit, fsbl.elf),boot.elf这个是由交叉编译环境产生的,相当于ssbl,.bit文件是PL使用文件,fsbl.elf这个是fsbl。PS开发有两种方式:即传统的arm的方式和xilinx方法(这个是生成一个elf文件,这个elf文件包括了硬件配置信息(xmp)和裸跑程序(c文件))。原创 2023-04-01 14:56:16 · 5361 阅读 · 0 评论 -
灵活的静态存储控制器 (FSMC)
已验证,关于STM32与FPGA基于FSMC总线的交互欢迎大家一起交流原创 2023-02-12 22:49:15 · 1768 阅读 · 0 评论 -
关于IDELAYE2的学习与使用
有关I/0 delay 的使用,对延迟有问题的欢迎交流原创 2023-02-06 22:09:24 · 2872 阅读 · 0 评论 -
基于FPGA的SRIOIP例程及仿真实现
SRIO适用于高速传输,对代码有问题或者自定义设计有问题欢迎交流。原创 2023-02-01 23:34:38 · 5078 阅读 · 5 评论 -
基于FPGA的SRIO的相关介绍和实现
关于srio的基本认识及相关协议介绍;原创 2023-01-28 15:56:01 · 5483 阅读 · 0 评论