自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(15)
  • 收藏
  • 关注

原创 ISE14.7 IMPACT 扫描不到PLATFORM CABLE

impact、xilinx下载器

2024-05-06 15:54:43 602

原创 基于FPGA DDR3设计之仿真调试

DDR3、高速传输、DDR2、数据连续收发

2024-05-06 15:48:06 1350 1

原创 基于FPGA DDR3设计之总结简介

DDR作为高速同步动态存储器,大量运用在各类设备当中,需要对其基本存储方式进行了解,便于进行设计。

2024-04-30 17:10:04 823 1

原创 航空电子之ARINC 429总线

ARINC429总线协议是美国航空电子工程委员会(Airlines Engineering Committee)于1977年7月提出的,并于同年同月发表并获得批准使用。它的全称是数字式 信息传输系统DITS。

2024-02-27 14:06:54 4668 2

原创 VIVADO烧录之FLASH W25Q128JVSIQ

在使用vivado开发工具进行固化程序时需要注意在vivado自带的flash器件库中,只有常见的镁光,issi, spanish 等一些大厂的器件信息,在使用国内一些FLASH时往往找不到对应的器件型号;因此一些flash生产厂家就有自己的一套器件烧录方法,或者是将该厂家的器件型号添加到vivado的器件库当中去,便于下次烧录直接使用;关于一些厂家的烧录方法可以直接联系厂家也可以看我之前的文章中有讲到个别厂家的烧录方法,这里主要总结了一下关于添加器件库的方法进行w25q128jvsiq的烧录。

2023-11-11 11:02:05 3569 1

原创 Flash(JTAG)烧录总结

FPGA芯片:JFM7K325T8FLASH芯片:W25Q128FV使用初期:在拿到模块后首先确定了一下FPGA和flash的型号,使用JFM7K325T8的FPGA外挂了一片W25Q128FV flash芯片;创建流水灯程序生成bit和mcs文件来验证FPGA和flash;使用中期:先烧录FPGA流程灯正常运行,然后烧录flash发现烧录失败,报以下错误DONE没有拉高;

2023-09-12 10:28:29 4293 5

原创 ZYNQ详细操作之BRAM(寄存器控制)设计

ZYNQ研发之旅

2023-09-11 16:21:59 1647

原创 1553B总线详解

本文是根据自我理解和调试芯片器件对1553B总线协议做的一个 大致总结,本文提到的两种调试方法都有所设计,如有相关问题的朋友欢迎交流。

2023-06-10 11:19:55 7673

原创 ZYNQ详细设计之SDK相关操作

,点击正上面图标,下载程序至FLASH,在Image File中选择镜像文件,在FSBL中选择elf文件,勾选Blank check after erase 和Verify after flash,然后开始下载。如果需要板卡中程序掉电不消失,则需要对程序进行固化,现在最常用的是固化到SD卡或者FLASH当中,固化后上电就会从SD卡或者FLASH中启动(和拨码开关关联),并加载程序。可以看到加载的bit文件和tcl文件,勾选方框中的选项,可以复位一下系统并且下载到FPGA中(bit文件掉电丢失)。

2023-04-08 14:18:18 3802

原创 ZYNQ详细设计之VIVADO相关操作

这些外设主要包括 USB 总线接口,以太网接口(ENET),SDI/SDO 接口,I2C 总线接口,CAN 总线接口,UART 接口,GPIO 等。其中BOOT.BIN是由3部分组成的(boot.elf, .bit, fsbl.elf),boot.elf这个是由交叉编译环境产生的,相当于ssbl,.bit文件是PL使用文件,fsbl.elf这个是fsbl。PS开发有两种方式:即传统的arm的方式和xilinx方法(这个是生成一个elf文件,这个elf文件包括了硬件配置信息(xmp)和裸跑程序(c文件))。

2023-04-01 14:56:16 4444

原创 灵活的静态存储控制器 (FSMC)

已验证,关于STM32与FPGA基于FSMC总线的交互欢迎大家一起交流

2023-02-12 22:49:15 1478

原创 关于IDELAYE2的学习与使用

有关I/0 delay 的使用,对延迟有问题的欢迎交流

2023-02-06 22:09:24 2422

原创 基于FPGA的SRIOIP例程及仿真实现

SRIO适用于高速传输,对代码有问题或者自定义设计有问题欢迎交流。

2023-02-01 23:34:38 3907 5

原创 基于FPGA的SRIO的相关介绍和实现

关于srio的基本认识及相关协议介绍;

2023-01-28 15:56:01 4942

原创 Vivado关于dds IP核实现任意频率的正余弦波输出

FPGA关于实现任意频率的正余弦波输出

2022-10-29 14:39:39 10192 6

PCI总线设计,ug159

PCI总线设计,关于协议层的相关设计。

2024-05-06

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除