![](https://img-blog.csdnimg.cn/20201014180756923.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
文章平均质量分 90
木林学长
这个作者很懒,什么都没留下…
展开
-
关于CPU设计理念的机器人设计移植研究
关于CPU设计理念的机器人设计移植研究一、 引言二、 理念架构三、 系统时序四、结语摘要:关于使用FPGA设计机器人目在国内较为少数,但是依照FPGA的灵活与后发性其优势不言而喻,但是至今还没有较为成熟的设计模式。那么我们说研究的这个设计理念便是将CPU设计的取指、译码、执行、回写的步骤来设计机器人的SOC数字控制系统。这个设计理念所具有的优点是条理清晰,代码集成度高,代码量少等等优点。关键词:机器人设计;CPU;范式一、 引言现在国内大量机器人的设计工程师们所采用的大多还是单片机和一些嵌入式平台,原创 2021-08-22 21:04:56 · 200 阅读 · 0 评论 -
关于RISC-V的介绍与CPU设计
目录什么是RISC-V什么是什么名校优生他怎么就那么招人待见CPU设计入门CPU设计流程CPU的设计大纲总结最后本人自己的一句话预告大家好我是木林!由于个人的比赛和项目问题已经有连续一个多月没有真正的静下心来去输出一些内容了,接下来由于项目问题或许时间会更少,虽然只有十几个粉丝 也是感觉对不住大家当然目前我已经有两个完成的项目了,这两个项目呢一个是单片机方面的一个是基于FPGA实现的SOC系统在接下来的时间我会特别写两篇博客详细讲述这两个项目并且免费开源代码。那么今天这篇博客就来讲述一下我最近以半年投入原创 2021-08-16 17:01:04 · 1421 阅读 · 0 评论 -
FPGA教程:Verilog常用代码逻辑介绍与注意事项
目录1 always块语句逻辑介绍2 assign逻辑介绍3 线网性变量与寄存器型变量4 定义常量parameter5 可综合与不可综合关键词6 注意事项与心得1 always块语句逻辑介绍always是Verilog中最常用的关键词,在Verilog中绝大多数的功能都是放在always块中实现的下面,我放一个代码示例来介绍一下always的逻辑规则。下面展示一个 时钟分频模块。module clkdiv( clk, clr, clkout); //以上是模块端口定义 input clk原创 2021-05-03 08:46:29 · 1528 阅读 · 4 评论