基于帧差法代码,将block design中frame_difference的RTL代码封装成AXIS IP核
准备工作
新建一个文件夹frame_difference,在该文件夹下新建文件夹rtl,将rtl代码放入
新建文件夹top_module,里面放rtl源码的最顶层.v文件,便于IP生成正确接口。
在原工程中的结构如下:
创建IP核
进入创建IP核界面
已有RTL源码,选择Package a specified directory
路径选择RTL顶层模块源码的路径:
加入rtl中的文件
打包IP核
fifo IP核配置