Cache学习随笔

计操和组原中学习，cache访问交接处随笔

这几天组原也学到了存储这块，开始和计操的一些开始接轨，扩充知识体系

首先，在访问cache时，必不可少的就是命中率啦。
设Nc为访问cache的中命中次数，Nm为范围主存的总次数。
命中率：h=Nc /(Nc+，Nm）
不过说真的，快表（TBL）和cache不是等同的，不过查了一些东西还是分不清两个命中率有什么区别

然后，在交代完命中率后，就自然的会联系到机操的访问内存有效时间了。
设访问一次快表的时间为：a
访问一次内存时间为：t
快表命中率为：λ
在未引入分页存储管理方式前，EAT=t+t=2t
在引入分页存储管理方式前，EAT=aλ+(t+a)(1-λ)+t
所以，我现在也不知道这个λ和h有什么区别

设 tc为命中时的Cache访问时间，tm 为未命中时的主存访问时间，则Cache – 主存系统的 平均访问时间 为 ：ta=htc+(1-h)tm
平均访问时间 ta 与 命中率 有关
访问效率:e=(tc/ta)X100%，也可以写e=(tc/(htc+(1-h)tm))X100%