- 博客(3)
- 收藏
- 关注
RSS订阅原创 关于如何修改Lmx04828输出时钟配置
具体配置相关参数，可以参考视频： 【如何修改RFSOC中的Lmx04828时钟输出】 https://www.bilibili.com/video/BV176a7eHEJh/?最后：之前没有选择配置模式，我们造成的结果是PLL1没有锁定，PLL2锁定了（因为有状态LED）很有可能是因为在PLL1中没有选择PLL1来源和Sel_Mode。再更改了设置了之前的配置方式后，每次配出来的时钟都很稳定，做同步校准的话也会比之前更精准。
2024-07-11 10:29:40
239
原创 工作过程中所遇到的Vivado问题及解决方案
解决方法：需要把自定义IP中Makefile的文件做修改，Drivers，PSU,FSBL都要做修改，后续发现在PMU这里的Makefile也需要做修改。解决方法：任务管理器hw_sever，Vivado版本不同冲突会有此现象，需要关掉。5.Vitis在烧录Qspi方式过程中中断失败，在排除软件和硬件原因无果。6.Vitis创建RF工程一直出现‘out of data’现象。1. 连接不上板子Hardware Manager。解决方法：打开任务管理器，关闭 hw_sever。网口传输Lwip数据包设置。
2023-12-12 10:24:17
1339
原创 Zynq-RFsoc射频验证
在ZynqRFOC开发板上使用rf-data-converter IP核采样率的设置，数据格式，数据模式选择配，若是提高采样率可以通道改变DAC数据模式来进行选择，ADC目前最高只有5G，这里我选择的是49dr的所以这里只有最高2.5G采样率。很粗糙的理解Real→Real模式就是在实际使用中，假使使用Coe送数方式那么在生成Coe过程中配置的频率大小就是实际DAC的输出频率a）打开IP核中三个界面，首先Basic界面中，主要是ADC/DAC的启用，多Tile同步，数据类型以及DAC的数据模式的选择的设置。
2023-12-05 11:13:01
1369
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人