计算机组成原理-3.6双端口RAM和多模块存储器

一、存取周期

存取周期是进行一次完整的读取所需要的最短时间，包括存取时间和恢复时间

存储速率=数据访问量/存取周期

1s=1*10<3>ms =1*10<6>us=1*10<9>ps=1*10<12>ns

这意味着cpu在读取RAM时必须等待一段时间（由于RAM是毁灭性读取，每次读取之后，需要对RAM的数据进行恢复，保证储存的数据不变）之后才能再次读取。

问题一：多个CPU都要访问RAM，怎么办？（多个CPU）

问题二：CPU的读写速度比主存快很多，贮存回复时间太长怎么办？（CPU处理数据速度比存取速度快，这个和第一张由冯诺伊曼计算机即以计算器为中心变为现在计算机的以储存为中心要解决的问题相同，均是要充分利用计算机的cpu）

二、双端口的RAM（解决问题一）

双端口的RAM即是两个CPU同时访问同一个主存，即复制粘贴一份另外一个cpu和双端口Ram的数据线，地址线，和控制线。

访问情况：读不同地址的数据，读同一个地址的数据，写同一个地址的数据，一个读一个写同一个地址的数据

在该技术中可以同时读，但不能同时写，也不能一个都一个写。

三、多体并行存储器（解决问题二）

1、高位交叉编址

单出的扩充容量，并不提升访存速度。

如若有四个并行存储器，即“四根内存条”，使用地址码的前两位（刚好有些四种状态）作为内存条的编码，从小00到大11（00，01，10，11）依次排列

00 000前两位为储存器的序列码又叫体号，后面的内储存器内的储存单元的地址码

2、低位交叉编址

扩充容量，提升访存速度。

若有四个并行的储存器，使用地址码的后两位作为地址码的编码，从小00到大11（00，01，10，11）依次排列

如000 00

3、如何确定多提并行存储器的个数

设存储周期为T，一次查找的的时间为r，并行存储器的个数为m，要使CPU的效率最高，即达到流水线的生产模式则必须使mr>=T 即m>=T/r

且当m=T/r时CPU的性能达到最高，且此时成本最低

四、单体多字存储器

如上让一行有四个字，每一次必须读一行到CPU中，并且这种存储器只能一行一行的读取，灵活度较差。若是该m个字全是CPU需要处理的数据则该种方法较为高效。