- 博客(4)
- 收藏
- 关注
RSS订阅原创 海创ad学习笔记
根据选用二极管类型 计算选择电阻 如果没有所计算的贴片电阻，需要考虑电流大小，选择就近的电阻。pcb布置优先考虑+3.3v +5v 信号线 最后考虑地线。不同规格封装大小不一样 规格越大器件能承受的最大功率越大。eg上图 140与200Ω电阻 选200不选140。先画顶层后画底层 先横线后竖线或先竖线后横线。器件封装后缀wp，意为1206封装。
2023-03-31 18:49:22
82
原创 cadence 电源完整性仿真学习笔记1
辐射干扰是指干扰源通过空间把其信号耦合(干扰)到另一个电网络，在高速PCB及系统设计中，高频信号线、集成电路的引脚、各类接插件等都可能成为具有天线特性的辐射干扰源，能发射电磁波并影响其他系统或本系统内其他子系统的正常工作。在数字电路中，一般常以“1”态下（上）限噪声容限和“0”态上（下）限噪声容限中的最小值来表示电路（或元件）的噪声容限。在系统工作时，电源、地噪声得到有效控制，在一个很宽的频带范围内为芯片提供充足能量，充分抑制芯片工作时引起的电压波动、辐射、干扰。PDN的谐振将使电源地平面的PI噪声变大。
2023-03-31 11:23:56
709
原创 cadence信号完整性 电源完整性 私人学习笔记1
信号完整性之浅谈理解（一）一、高速电路的定义？二、信号完整性问题三、信号带宽信号完整性之反射（二）一、信号反射定义传输时，每一时刻都会遇到一个传输线的瞬时阻抗，当该瞬时阻抗发生变化时，一部分信号将会反射，另一部分将会继续向前传输阻抗二、信号反射机理特征阻抗是影响传输线在电路中信号完整性的一个主要因素。特征阻抗可能是传输线本身的，有可能是中途的过孔、线宽的变化或者末端的其他元件等三、信号反射的三种情况。
2023-02-09 16:40:43
430
原创 cadence信号完整性 电源完整性 私人学习笔记2 阻抗与耦合度
使用Sigrity进行走线阻抗与耦合度检查Layout中对于走线最基础的关注点是阻抗和串扰。对于阻抗，在开始设计PCB之前，我们会计算出满足阻抗要求的单端走线以及差分线等。对于串扰则是通过设置走线与走线之间的间距。这两者我们都会在设计的时候将参数填写到规则管理器中进行布线约束。（详细演示了网络分组）但实际设计中通常不能完全遵守设计规则，比如在Fanout区域需要降低走线线宽等，这也是区域规则存在的原因。
2023-02-09 16:39:11
425
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人