![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
ZYNQ之FPGA实验
文章平均质量分 92
久违de约定
这个作者很懒,什么都没留下…
展开
-
UART 串口通信实验
串口是“串行接口”的简称,即采用串行通信方式的接口。串行通信将数据字节分成一位一位的形式在一条数据线上逐个传送,其特点是通信线路简单,但传输速度较慢。因此串口广泛应用于嵌入式、工业 、控制等领域中对数据传输速度要求不高的场合。本章我们将使用 ZYNQ 开发板上的 UART 串口完成上位机与 ZYNQ PL 的通信。原创 2022-08-21 21:34:02 · 4910 阅读 · 1 评论 -
IP核之FIFO实验
FIFO 的英文全称是 First In First Out,即先进先出。FPGA 使用的 FIFO 一般指的是对数据的存储具有先进先出特性的一个缓存器,常被用于数据的缓存,或者高速异步数据的交互也即所谓的跨时钟域信号传递。它与 FPGA 内部的 RAM 和 ROM 的区别是没有外部读写地址线,采取顺序写入数据,顺序读出数据的方式,使用起来简单方便,由此带来的缺点就是不能像 RAM 和 ROM 那样可以由地址线决定读取或写入某个指定的地址。本章我们将对 Vivado 软件生成的 FIFO I......原创 2022-08-14 21:35:46 · 1875 阅读 · 0 评论 -
IP核之RAM实验
RAM 的英文全称是 Random Access Memory,即随机存取存储器,它可以随时把数据写入任一指定地址的存储单元,也可以随时从任一指定地址中读出数据,其读写速度是由时钟频率决定的。RAM 主要用来存放程序及程序执行过程中产生的中间数据、运算结果等。本章我们将对 Vivado 软件生成的 RAM IP 核进行读写测试,并向大家介绍 Xilinx RAM IP 核的使用方法。......原创 2022-08-07 21:44:56 · 2641 阅读 · 0 评论 -
IP 核之 MMCM/PLL 实验
正点原子ZYNQ领航者之FPGA原创 2022-07-31 22:12:34 · 1547 阅读 · 0 评论