这份IC设计必读书单,值得所有IC设计工程师一看!

《综合与时序分析的设计约束》
作者:Sridhar Gangadharan
本书为集成电路时序约束设计的指南,指导读者通过指定的时序要求,充分发挥IC设计的性能。本书内容包括受时序约束的关键环节的设计流程、综合时序分析、静态时序分析和布局布线等。本书首先详细讲解时序要求的概念,然后详细解释如何将其应用于设计流程中的特定阶段,后通过实践介绍在Synopsys约束设计下(SDC)业界领先约束的格式。
推荐人:ExASIC
把verilog变网表的必备参考书,前端设计工程师的能力提升必经之路

《From Algorithms to Hardware Architectures》
作者:Karim Abbas
This book uses digital radios as a challenging design example generalized to bridge a typical gap between designers who work on algorithms and those who work to implement those algorithms on silicon.
推荐人:FPGA算法工程师
专注于算法的系统设计师和专注于芯片的硬件设计师之间缺少了一些东西。中间有一个知识领域可以弥补这一差距。应该有一种共同的语言,算法设计师可以提前思考复杂性如何在硬件中转换,硬件设计师可以利用算法来制造高效的芯片。这本书从算法到硬件实现,提供了一种思路。

《PCI Express Technology Comprehensive Guide to Generations 1.x, 2.x and 3.0》
作者:Mike Jackson
PCIe相关,比较容易读懂,很系统,学习PCIe首推的好书。
推荐人:亦安的数字小站
PCIe相关,比较容易读懂,很系统,学习PCIe首推的好书,建议直接看英文。

《Writing Testbenches using SystemVerilog》
作者:Janick Bergeron
Writing Testbenches Using SystemVerilog offers a clear blueprint of a verific

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值