module key_led(
input clk,
input rst_n,
input [3:0] key,
output reg [3:0] led
);
//reg define
reg [23:0]cnt; //0.2s/2ns二进制表示需要24位数
reg [1:0]led_ctrl;//四个状态需要两位数
//0.2s计数器模块
always@(posedge clk or negedge rst_n)begin
if(!rst_n)
cnt <= 24'd0;//复位信号生效清零
else
if(cnt<24'd1000_0000)//没有到达十进制10000000,计数器继续增加
cnt <= cnt + 1'b1;
else
cnt <= 24'd0;//否则清零
end
//0.2s改变状态计数器
always@(posedge clk or negedge rst_n)begin