- 博客(3)
- 收藏
- 关注
RSS订阅原创 牛客网选择 低功耗设计
D选项即采用高阈值电压的晶体管，阈值电压增加的效果在于降低亚阈值漏电电流，并且短 路功耗公式为：Pshort = τAshortVdd = τAβ(Vdd-Vth)3，只跟 Vth 有关，而 D 选项中大幅 提 高 HVT （ High Voltage Value）带入短路功耗公式中会使短路功耗变小，从而降低动态功耗中的峰值功耗。C选项电源门控技术，即模块不工作的时候，关闭电源，模块睡眠，工作时候再启动电源，是降低静态功耗。即不被访问的时候，关闭存储器，因而也是降低静态功耗。正确答案：B 你的答案：C。
2023-08-25 11:02:59
100
1
原创 牛客选择错题--STA
setup与hold违例都可能导致电路发生错误翻转，但是setup的满足条件与时钟周期相关，但是hold满足条件只与data path delay与时钟delay 相关，因此当前频率下只能满足一个，优先解hold，setup还可通过降频来解决，只是影响电路性能。增加线宽会增加耦合电容值，因此B错误；官方解析：SDC是STA分析时序的约束文件，网表保存了设计信息，SPEF存储了设计中net的delay信息，db存储了标准单元的时序信息，scan def存储了DT串链信息，与静态时序分析无关，因此答案选D。
2023-04-28 16:38:43
371
1
原创 牛客网选择错题总结--Verilog
官方解析：在第80个时钟单位时，Cin等于1时候，计数器开始计数，在90的时钟上升沿时开始变化，此后每20个时钟单位加1，当Qo等于59时，20*8=160+90=250产生进位，所以在255时钟时候Co等于1。C 移位相加乘法器是从被乘数的最低位开始判断，若为1，则乘数左移i(i=0,1(width-1))位后，与上一次和进行相加，若为0，则乘数左移i位后，以0相加。整数部分采用基数除法，反复初2，则13/2=6,余1 6/2=3，余0 3/2=1，余1，所以（12）D =(1101)B。
2023-04-27 11:09:27
1043
2
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人