![](https://img-blog.csdnimg.cn/20201014180756923.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
UVM
好奇小k
simulation和zebu
展开
-
svt_mem的使用
缘由开始写这个东西的原因倒是很简单,是因为临时帮人搭建一个小的验证环境AXI写需要加上check,由于没有现成的mem检查,我就直接拿了s家的svt_mem这个玩意来做golden,s家的很多东西加密的,而且文档看着很头疼,于是仔细研究了一下这个玩意。问题小小的说一下我遇到的几个小问题:1: svt_mem的不对齐读写操作2:正常的AXI写一直报monitor error,比如 data is stable when vaild is high,又或者wlast is stable when va原创 2021-11-15 16:29:46 · 2903 阅读 · 3 评论 -
UVM_TOP和uvm_test_top之间变量传递
简单介绍下最近遇到的这个问题:UVM_TOP代表例化module RTL_TOP那个层次,uvm_test_top代表uvm_test_top=**,所指明的那个层次,接下来,分别用UVM_TOP和uvm_test_top分别代表TB中的双顶层。\n大家一般的操作是,UVM_TOP例化vitural inteface,然后通过uvm_config_db的set操作将virtual interface送到相应的driver里面做驱动,然后seq通过seqr传递item给driver驱动。我的环境里面对时原创 2021-08-17 15:36:58 · 2649 阅读 · 1 评论 -
tlm通信中传递的数据有误的问题
TLM通信时遇到的一个问题:之前没有重视过,ap.write(item)传递数据给中间fifo的analysis_export,fifo另一边blocking_get_export所连接的blocking_get_port会调用(该类型fifo已定义write操作)get来从fifo拿到数据。我的发数据那个组件,对于item的例化大致是,item=new(1);然后在循环中每次操作item一次然后直接ap.write(item)写出去,开始认为很完美,然而结果却是接受方得到的item数据全部为最后一次操作原创 2021-08-16 16:53:37 · 275 阅读 · 0 评论 -
UVM的配置总线操作
简单介绍一下以ahb前门写为例的行为:write:含有data,address,back/front door ways,输出status,内部产生一个uvm_reg_item,rw,调用do_writedo_write:有一个uvm_reg_front/backdoor的seq fd,通过get_root_map获取system_map,然后通过system_map的get_sequencer()来获得seqr(如ahb_seqr),随后start启动fdfd:fd是extends uvm_reg_原创 2021-05-14 13:42:04 · 670 阅读 · 0 评论