- 博客(9)
- 收藏
- 关注
RSS订阅原创 VM虚拟机ubuntu无法联网解决办法
记录贴因为我也是因为VM虚拟机ubuntu无法联网搞了好几天，网上搜了好多帖子，也都尝试过，但是没啥用；解决方法都差不多，所以那些方法你们在CSDN直接搜就能看见，我这里就不在赘述了。强调点：我感觉我应该是使用了vpn（科学上网）之后产生的问题，最后我才发现是IP网关出了问题。你们如果按我的方法检查IP没有问题，再去使用其他方法。
2024-04-14 13:21:05
278
1
原创 Vitis_Libraries vision L3 isppipeline U50/ZCU102流程示例
1.当前在/home/ycw/Desktop/Vitis_Libraries-2022.2/vision/L3/examples/isppipeline/build_dir.hw.xilinx_u50_gen3x16_xdma_5_202210_1/路径内，isppipeline需要带入输入图片的绝对路径参数，这里输入图片的路径是：/home/ycw/Desktop/Vitis_Libraries-2022.2/vision/L3/examples/isppipeline/input.png。
2024-03-25 14:23:56
944
1
原创 Vitis 库流程 - 在 Zynq 裸机设计中实现HLS图像处理函数示例
总而言之，该应用会以 DDR 存储器中的输入图像和映射阵列数据来配置此 IP，并指令此 IP 处理数据，然后将其写回 DDR 存储器中。此脚本将读取存储器中的“input_buffer”和“output_buffer”数据，并将数据分别另存为 input.data 和 output.data。函数会从图像中某一处提取像素，并将其重新放置到另一张图像中的某一处位置。在“Sources”窗口的“Sources”选项卡中，展开“Design Sources”，右键单击当前block design，单击“
2024-03-20 10:54:04
852
1
原创 ZYNQ 图像处理（二）：ZYNQ裸机实现视觉库L1
接着上一篇文章，把Vitis HLS导出的IP核，放到Vivado的block design里面，在ZYNQ的裸机系统上实现HLS Vitis Vision库。
2024-03-17 19:36:01
439
1
原创 ZYNQ 图像处理（一）：Vitis HLS Vision库的仿真综合
目标就是在ZYNQ开发板上实现硬件加速图像处理的算法，完成一套异构（FPGA和ARM）嵌入式机器视觉系统（FPGA和ARM）。当然，这些都是自己科研课题的方向和目标，大家也可以尝试其他的思路。
2024-03-17 18:59:54
311
1
原创 基于Vitis HLS加速图像处理
Vitis Vision库是OpenCV和Vision功能的加速库，可在Vitis环境中使用，这些库的L1目录是示例设计。L1：最低级的代码，旨在用高级综合工具综合后，可以在Vitis（逻辑）中实现这些功能，或将其用作新IP开发的一部分。（2）将build文件复制到文件夹（xf_config_params.h）这个文件存放的是滤波器的参数。-std=c++0x（其他调用的.h文件的路径，否则将头文件复制到一个文件夹）（其他调用的.h文件的路径，否则将头文件复制到一个文件夹）8）在tb的cflags中添加。
2024-03-15 19:35:50
836
转载 OpenCV图像处理：亚像素尺寸边缘轮廓提取
前言标定模板（Calibration Target）在机器视觉、图像测量、摄影测量以及三维重建等应用中起着重要的作用。它被用于校正相机的畸变，确定物理尺寸和像素之间的换算关系，并建立相机成像的几何模型。通过使用相机拍摄带有固定间距图案阵列的平板，并经过标定算法的计算，我们能够得到相机的几何参数，从而获得高精度的测量和重建结果。这种标定模板通常具有固定间距的图案阵列，例如棋盘格、圆点阵列等。这些图案提供了已知尺寸的参考点，使得可以精确地计算相机的内参（内部参数）和外参（外部参数）。
2024-03-06 10:11:07
265
原创 ZYNQ图像处理：DMA接收数据进行处理
当使用Xilinx的AXI DMA（Direct Memory Access）IP核和Xilinx的Vivado工具链进行FPGA开发时，你需要设置中断处理函数以在DMA传输完成时调用。这个中断处理函数通常称为中断服务子例程（ISR，Interrupt Service Routine）。以下是一般的步骤：1.编写中断服务子例程（ISR）：首先，你需要编写一个函数，它将作为中断发生时的回调函数。这个函数应该执行在DMA传输完成时需要进行的操作。// 执行DMA传输完成时的操作。
2023-10-19 15:00:54
229
1
原创 FPGA使用HLS实现快速傅里叶变换 FFT
根据以上的结果，就可以计算出 n 点（n≠1，且 n<=N/2）对应的信号的表达式为： An/(N/2)*cos(2*pi*Fn*t+Pn)，即 2*An/N*cos(2*pi*Fn*t+Pn)。对于 n=1 点的信号，是直流分量，幅度即为 A1/N。这里， setSch(0x2AB) 是设置 scale，即蝶形算法的每一级右移的位数 [2 2 2 2 3]。setNfft 用来设置采样数据长度，这里定义 10，即 2 的 10 次方，表示 1024 个采样点， setDir用来设置正逆变换。
2023-06-29 16:45:51
432
1
yolov2，Software Simulation For YOLOv2 Accelerator in vs2012
2024-04-10
Vitis Vision - 利用Vitis HLS tcl shell 一键跑通视觉加速例程
2024-03-18
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人