- 博客(3)
- 收藏
- 关注
RSS订阅原创 ARRIA 10 接收DDR LVDS数据不稳
用10AX016C3U19I2这个ARRIA 10芯片来接收AD9467模数转换后的数据，采样频率为250M，AD9467输出格式为DDR LVDS,在quartus 18.0用GPIO IP,设置成DDIO模试，数据接收总是不稳定，有一些毛刺，模拟信号为方波时采样到的波形图如下： 用singal tap 观察发现有几位数据采不稳，如下图：通过对AD输入时间的相位进行调节，未能彻底解决问题。在quartus里的原理图如下：会不会是时序约束的问题？绝大部分数据都是正常的，只有一两...
2022-05-13 20:22:19
694
原创 ARRIA 10 PLL 失锁的问题
郁闷了好些天了。以前都是用cyclone系列的芯片做设计，从cycloneg一代到5代都用过。最近要做个250Mps\16位的采集卡，要求FPGA的IO速度要在250M以上，所以就选用了10AX016C3这款ARRIA10系列芯片。参考intel开发板的原理图把硬件做出来了，供电、FPGA程序加载，都没有什么问题。板上有３大部分，一是１G的SFP光模块，光模块的收发差分数据线直接进FPGA（Tansceiver接口）；二是设计了１GB的DDR３（已经调试完成）；3是AD芯片，250M的LVDS DDR 输入
2022-01-02 10:39:19
1064
2
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人