SystemVerilog
IC小白在修炼
22年3月接触IC领域,7月开始正式全身心投入学习,依次学习了数电,verilog,SystemVerilog,UVM,约三个月完成。随后接触一些小IP项目AHBRAM。11月底在成都一家IP设计公司实习,设计了TIMER,Watchdog等IP,考量了PPA进行代码优化。验证GPIO等小IP。目前还在学习中,后续会学习python和perl脚本,用于辅助开发。还需学习PCIe,I2C协议等等
展开
空空如也