欢迎评论指正

次数：输入文件：上一篇文章的统计结果addi.txt（提取两个下划线中间的数值，也就是标准单元例化名字）注意：这个脚本处理前提是：例化名字是唯一处于两个下划线之间的内容，所以，提前去除其他包含下划线的字符的下划线比如：tb.cpu0.pc_dff._147_.count[31:0]: 0变成tb.cpu0.pcdff._147_.count[31:0]: 0得到存于numdict.py的numdict：位置：读取文件cpu.pl1,方便起见我改了个文件属性变成txt由于位置不会变，这个生成一次就

本文是生成cpu指令功耗热力图的准备工作：生成所需输入文件。包括：版图，floorplan（标准单元位置，大小），综合后的标准单元网表文件，源文件，功耗文件（每个指令统计得的每个标准单元工作次数）。这是因为，观察市面上大部分软件（hotspot，PrimeTime PX(Power Analysis，Celsius Thermal Solver ，ISAC等）所需的inputfile，基本都是要这些文件。

iverilog和GTKWave仿真，vcd文件得到每个门的名字，然后用到脚本处理仿真过程得到的vcd文件（为什么用vcd，是因为里面包含了很多仿真过程的信息，包括信号名字，数值等等，而且python有处理vcd的库），然后用脚本写testbench的fwrite部分，最后放入testben中统计打印并输出到文件内

记录用yosys综合初始cpu的verilog文件，得到并导出synth.v文件的过程

http://opencircuitdesign.com/qflow/reference.html此文为：flow官网“reference”的自用翻译，不是官方完整版本。仅作为自己学习过程中的记录，顺便发出来与各位分享。大部分为机翻，有错误欢迎批评指正。

从Verilog源代码到GDS 掩模输出，运行一个基于 GUI 的完整综合示例。名词解释：GDS（Graphic Data System）是一种电子设计自动化（EDA）工具中的文件格式，主要用于存储和交换集成电路（IC）的物理设计数据。GDS 文件通常包含布局、层次结构和几何信息，以描述集成电路的版图和结构。

不过说实话，我不是特别安心，因为这个配置的要求是被我手动强行修改的，不知道后续需要tk8.6.13版本的功能的时候会不会出问题，怀疑给自己埋了个隐患，只是暂且解决眼下的问题而已，后续如果出问题了，我会持续在下面更新。tk.tcl更改8.6.13为8.6.12，这里我没改init.tcl，不过有些人改了。方法一（失败）：重装python3和python3-tk。方法三（成功）：更改.tcl文件的版本要求。Ubuntu22.04虚拟机VMware。方法二（失败）：换源。

我是菜鸟，超级菜鸟，而且搞不懂原理我就难受，所以以下是我安装过程中找到的Linux和Windows的学习资料，转载链接供大家参考，大佬可以直接跳过。