verilog
文章平均质量分 50
点水
这个作者很懒,什么都没留下…
展开
-
关于ISE和ISIM以及Modelsim仿真结果不一致的现象
项目场景:在ISE开发环境下,同一个源文件和TB文件,使用ISIM和Modelsim仿真结果不同。问题描述根据现象分析,使用modelsim仿真时,出现了一些.ini之类的warning。仿真出的结果isim和modelsim输出信号有着本质的差异。(例如,输出采集到某个信号进行跳变,isim可以实现跳变,modelsim没有反应)原因分析:可能是modelsim缺失了一些文件导致仿真结果的不正确解决方案:1.重新下载安装modelsim,问题没有得到解决。2.修改了一下TB文件原创 2022-05-30 11:00:01 · 1012 阅读 · 1 评论 -
【无标题】
问题描述ISE 跑bit时遇到342错误。ERROR:Bitgen:342 - This design contains pins which have locations (LOC) that arenot user-assigned or I/O Standards (IOSTANDARD) that are not user-assigned.This may cause I/O contention or incompatibility with the board power orcon原创 2022-05-25 19:11:58 · 379 阅读 · 0 评论