1.CPU(获取指令,对指令进行译码并执行)
程序控制:控制程序的执行顺序
操作控制:将操作信号送往对应的部件
时间控制:操作信号出现时间,持续时间等
数据处理:进行算术运算,逻辑运算
2.运算器(执行 算术运算 和 逻辑测试)
算术逻辑单元(ALU):加法器
累加寄存器(AC):提供数据并暂存运算结果
数据缓冲寄存器(DR)
状态条件寄存器(PSW)
3.控制器(保证指令正确的执行,处理异常事件)
指令寄存器(IR):存放操作码、地址码(对用户透明,即看不到)
程序计数器(PC):存放指令的地址
地址寄存器(AR):存放当前CPU访问内存单元地址
指令译码器(ID):(操作码、地址码)解析指令
4.计算机的基本单位
5.进制的转换
题目类型一
题目类型二
题目类型三
6.原码、反码、补码、移码
7.浮点数(阶码和尾数表示的数)
数值 范围 由 阶码(E) 决定
数值 精度 由 尾数(F) 决定
规格化 是指 尾数 的绝对值在[0.5,1]
浮点数相加要先统一阶码,小阶向大阶对齐
题型一
8.寻址(扩大寻址空间,提高编程灵活性)
寻址速度:立即寻址→寄存器寻址→直接寻址→寄存器间接寻址→间接寻址
题型一
9.奇偶校验码,海明码,循环冗余检验码
奇偶校验码只能 检错 不能 纠错
海明码利用 奇偶性来 检错 和 纠错
循环冗余码可以 检错 不能 纠错(码距=2),采用 模2 运算来构造 校验位[k个数据位之后跟着r个校验位]
题型一
10.RISC和CISC
11.吞吐率,流水线
12.存储器
相联存储器按 内容访问
常用的虚拟存储器由 主存-辅存组成
计算机系统的主存主要由 DRAM(通过周期性刷新来保持数据) 组成
13.高速缓存(Cache)
Cache位于CPU与主存之间
地址映像发生块冲突次数最少:全相联映像→组相联映像→直接映像
Cache与主存的地址映像由 专门的硬件完成
14.中断
中断向量可提供 中断服务程序的入口地址,使用 堆栈 来保护 断点 和 现场 最有效
15.输入输出(IO)控制方式
程序查询方式(程序直接控制方式):CPU和I/O(外设)只能 串行 工作,利用率低
中断驱动方式:CPU和I/O(外设)可 并行 工作,利用率得到提升
DMA方式[直接存储器存储](无需CPU干预):CPU和I/O(外设)可 并行 工作
16.总线(数据总线、地址总线、控制总线)
PCI总线是 并行 内 总线,SCSI总线(不属于系统总线)是 并行 外总线
总线结构 减少信息传输的数量
17.加密和认证技术
私钥用于 解密和签名
公钥用于 加密和认证
18.可靠性