- 博客(9)
- 收藏
- 关注
RSS订阅转载 FPGA 双端口RAM读写
本文介绍了如何使用Xilinx BMG IP核配置一个同步的伪双端口RAM，并对其进行读写操作。文章详细描述了双端口RAM的设计要点，包括如何避免读写冲突和写写冲突，以及如何通过控制信号实现数据的写入和读取。文中还提供了顶层模块图和波形图，展示了写模块和读模块的具体实现方式。写模块负责向RAM写入数据，并在写入32个数据后启动读模块；读模块则从RAM中读取数据。通过仿真代码，验证了设计的正确性。
2025-05-16 17:39:49
6
转载 FPGA笔记---单端口RAM读写
【正点原子FPGA连载】第十四章 IP核之RAM实验 -摘自【正点原子】领航者ZYNQ之FPGA开发指南_V2.0_xilinx的bram的primitives output register-CSDN博客
2025-05-16 09:49:18
13
转载 UART 通信 正点原子笔记
bit位发送由低至高，图中数据为 0101_0101=0x55起始位start 拉低，结束位stop拉高扩展：数据位宽可以是5-8位，在最后一个数据位和停止位之间还可插入校验位，校验位包括：奇校验；偶校验；1校验；0校验；停止位时间长度可为1；1.5；2；常使用8位数据，无校验位波特率定义码元是单个数据位或起始位或停止位，非单纯的指有效数据当baud为9600时，单个码元所占用时间为1/9600s，串口发送模块。
2025-05-15 21:12:08
17
原创 Zynq 利用AXI4-lite联合AXI4-full对PS端DDR发起读写
在HLS中通过对函数进行接口设置生成的IP核能够利用axi-lite在sdk中进行配置并启动，在RTL设计中利用axi4总线实现该功能；
2025-03-13 16:31:09
969
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人