计算机组成原理 new02 1.2.2 主存储器运算器控制器计算机的工作过程

凤梨罐头@

已于 2023-10-21 19:45:40 修改

阅读量215

点赞数

分类专栏：计组文章标签：计算机组成原理

于 2023-01-17 16:05:43 首次发布

本文链接：https://blog.csdn.net/weixin_59112191/article/details/128629711

版权

计组专栏收录该内容

3 篇文章 0 订阅

订阅专栏

文章目录

主存储器

从宏观上看：主存储器可以看作由三部分组成：
1.存储体
2.MAR(memory address register)地址寄存器
3.MDR(memory data regiset)数据寄存器

注：实际上MAR和MDR并不是集成在主存储器内部，在后面我们会解释。
在这里插入图片描述
现在我们开始从微观上来拆解这三个元器件：
$(1)$ 存储体

存储体：存储体由一个个存储单元组成，每个存储单元都有自己的地址，一般是从0开始进行编号，存储单元内部存储一串二进制序列(数据/指令)。

对应存储单元还有几个扩展概念：
1.存储字长：存储单元内二进制的位数即为存储字长。
2.存储字(words)：存储单元的二进制序列即为一个存储字。
3.存储元：存储二进制的电子元件(一般是用以电容组成，电容可以存放电荷)，因此每个存储元可以存放一个bit的二进制信息，多个存储元和线路连接在一起就形成了存储单元。

$(2)$ MAR

MAR：MAR为地址寄存器，其一般用来存储地址信息。

$(3)$

MDR：MDR为数据寄存器，其一般用来存储数据(指令/操作数)。

主存储器的工作方式

主存储器的工作方式是按存储单元的地址进行存取，这种存取方式称为按地址存取方式。

MAR和MDR的作用是什么？

主存储器内存放的是程序的指令和数据，因此CPU和主存储器之间存在交互的场景。

注：CPU可以直接访问主存。
其大致可以分为两种场景：
$(1)$ CPU从主存中取指令/数据

CPU将要读取的指令通过地址总线送至MAR，MAR将地址交付给主存，主存根据地址找出对应的指令/数据，将数据交付给MDR，最后MDR将数据交付给CPU。

$(2)$ CPU将数据写入主存。

CPU将数据写入主存时，首先需要将写入对应主存的地址送至MAR，MAR会将地址交付给主存，同时将数据送至MDR，MAR再将数据交付给主存，主存根据地址将数据写入对应的存储单元。

总的来说：MDR和MAR是主存和CPU之间交付的一个中转站，CPU和主存之间进行数据/地址的交互时，都需要MDR或者MAR进行中转。这个一定要记清楚，例如我要将ACC累加器的数据存入到主存中，也必须得先放入到MDR进行中转。

MAR，MDR和主存，PC(程序计数器)，地址码长度的关系

MAR和MDR是为主存服务的寄存器，因此可以理解为MAR和MDR是根据主存的结构来进行设计的，两者存储如下关系：

关系一：MAR的位数表明了主存中存储单元的个数
假设MAR有n位，对应就存在 $\color{red}{2^n}$ 种不同的二进制排列组合，所以能够存储 $\color{red}{2^n}$ 个不同的地址，即 $\color{red}{2^n}$ 个不同的存储单元。

关系二：MDR的位数表明了主存中存储单元的存储字长
MDR用来暂存数据，通常情况下，一个数据应该是占一个存储单元，但是我还是存在疑惑，所以MDR的长度就表明了数据的长度，即存储单元的存储字长。这里我有个疑惑还不是很理解。

关系三：MAR的位数和PC(程序计数器)的位数相同。
这其实很好理解，只要指令需要运行，就需要使用PC来进行存储当前指令的地址，而PC的地址需要先暂存到MAR中。

关系四：MAR的长度和地址码长度相等

首先需要注意的是，这里的地址码指的不是指令中的地址码，这里的地址码是一个比较特殊的概念，其指的是存储单元的地址，地址码长度也就是存储单元地址码的长度。所以MAR的长度=地址码的长度。

一个疑惑：指令中的地址码部分可能就是数据本身，这种数据应该就不用经过MDR了吧？

为什么存在MAR和MDR

首先我们先回答一个问题：
MAR和MDR在计算机的什么位置？

MAR和MDR在CPU内部。

现在我们回答为何存在MAR和MDR：
在计算机中，数据是通过总线来进行传输的(地址总线/操作总线)，所以说在数据传输过程中，存在总线的占用，即计算机资源的消耗，以生活中的例子来说：总线就是共享单车，你使用了这台共享单车以后，别人就没法使用了，就得等待你使用完。计算机中对应也是如此，MAR和MDR是两个为主存服务的寄存器，而主存和CPU之间的交付非常频繁，这就导致了总线的占用率高，因此可以先将数据暂存在MAR或者MDR中，等计算机资源空闲时，再完成数据的传输，所以说MAR和MDR的存在是为了计算机更好的利用分配当前资源。

那为何MAR和MDR不是集成在主存储器内部？

可以简单进行理解，在主存和CPU进行交互的场景中，更多的场景是CPU将数据交付给主存。

MAR和MDR集成在主存内，CPU是通过总线将数据交付给这两个寄存器吗？

疑惑：CPU内的器件是不是通过总线将数据传输至MAR或者MDR，MDR再传输至主存。

似乎：CPU内器件传输数据都是使用内部总线，如pc通过内部总线将地址送至mar，内部总线似乎是CPU内独有的一种传输介质。

计算机和辅存的关系

CPU能够直接访问的存储器是主存储器，辅助存储器用于帮助主存储器记忆更多的信息，辅助存储器的内容必须被调入到主存后，才能被CPU进行访问。

地址译码器0

地址译码器是存在于主存中的，到后面学习了再回来补这个知识点。

相联存储器

相联存储器和普通的主存储器没有什么区别，只不过其多了一个特殊功能，其可以使用内容来进行查看，简单来说，假设说当前我需要查找一个取数指令，我只需要告诉存储器需要一个取数指令，存储器就能进行查找取数指令，假设说要查找数据20，存储器也能够直接进行查找。也就是说相联存储器和普通存储器最大的一个不同点就是其可以不使用地址来进行查找。普通存储器查找指令或者数据都是使用的地址。但是相联存储器也具有普通存储器的功能，因此冯诺依曼机也可以使用相联存储器，，但是不能使用那个特殊功能，因为相联存储器的特殊功能不属于冯诺依曼机。

运算器

运算器大致可看作由四部分组成：
ACC(Accumulate Register)：寄存器，中文又叫做累加寄存器，用于存放操作数和运算结果。
MQ(Multiple—Quotient Register)：寄存器，中文叫做乘商寄存器，一般在只在进行乘除运算的时候存放操作数和运算结果。
X：通用寄存器，用于存放操作数。
ALU(Arithmetic and Logical Unit)：运算器的核心部件，算术逻辑单元，通过内部电路实现算数运算和逻辑运算。

注意：提到的这四个部分是运算器的必备的部件，其中前三个是寄存器，最后一个是核
心运算部件，一个运算器中还可能由变址寄存器BR，基址寄存器IX,程序状态寄存器PSW(Program Status Word)，也称标志寄存器。

注：一般来说一个运算器内只需要有一个X通用寄存器就可以完成功能了，但是一些计算机中也可能会有多个X通用寄存器。
在这里插入图片描述

控制器

控制器大致由三部分组成：
CU(Control Unit)：控制单元，控制器的核心部件，进行分析指令，发出控制信号来指挥其他部件。
IR(Instruction Register)：指令寄存器，存放当前要执行的指令。
PC(Program Counter)：本质是一个寄存器，又叫做程序计数器，存放下一条指令的地址，当取完指令将指令送至IR时，PC将自动进行加1。

在目前的计算机架构中，MAR和MDR也被集成到了控制器中。
在这里插入图片描述

运算器和控制器总结

在这里插入图片描述

计算机的工作过程

用高级语言的一段代码来学习底层计算机是如何进行工作的：
首先需要知道的是：CPU内部的微操作(如PC将地址送至地址寄存器)一般都是CU控制单元通过控制总线发送控制信号来进行控制的。
在这里插入图片描述

注：
1.()表示部件里存储的内容，如(PC)表示PC计数器内存储的地址。
2.M(MAR)表示主存单元中对应MAR存储的主存地址的指令/数据。
3.OR(IR)表示IR寄存器内的操作码。
4.Ad(IR)表示IR寄存器内的地址码。

注：实际上进程的运行入口地址并不一定刚好是从0开始，从0位置开始的内存地址可能被其他进程占用了，但是为了更好的理解，这里我们假设其从0开始。
王道的这个运行过程比较简略，下面我们给出比较全面的运行过程：
1.程序的代码和数据被加载到内存，变成一个进程，并且在CPU的队列里进行等待调度。
2.进程被CPU调度，进程在内存中的运行入口地址被写入PC计数器中。
3.CU通过控制总线发送控制信号控制PC计数器通过地址总线将地址送至MAR地址寄存器
4.CU控制MAR地址寄存器通过地址总线将地址送至主存，并且CU会给主存发送一个R读信号。
5.CU控制主存将对应内存地址的指令取出来通过数据总线送至MDR
6.CU控制MDR通过数据总线将指令数据送至IR地址寄存器，同时PC计数器自增+1。
7.CU控制IR通过数据总线将指令的前6位送至CU进行指令译码，分析
8.CU分析后得知这是一个取数指令，控制IR通过地址总线将地址送至MAR
9.CU控制MAR通过地址总线将地址送至主存，并且CU会给主存发送一个R读信号
10.CU控制主存将对应地址的数据取出并且将数据通过数据总线送至MDR
11.CU控制MDR将数据通过数据总线送至ACC累加器。
至此第一条指令完成。